Efeito do Escalonamento Baseado no Perfil de Programas em Arquiteturas VLIW com Capacidade de Execução Condicional
Resumo
Buscando encontrar métodos alternativos para explorar os recursos existentes no modelo CONDEX, uma arquitetura VLIW (Very Large Instruction Words) suportando o conceito da execução condicional, desenvolvemos e avaliamos dois algoritmos de compactação global de instruções. Através deles, operações oriundas de diferentes blocos básicos, podem compartilhar a mesma instrução longa. A seleção dos blocos básicos que serão compactados em conjunto leva em conta o perfil de execução dos programas de aplicação. Visando avaliar os dois métodos de escalonamento para diversas configurações do modelo CONDEX, realizamos experimentos com um conjunto de programas de teste. Para cada configuração, avaliamos inicialmente o efeito estático provocado por esses algoritmos de compactação, i.e., verificamos a variação do número de instruções longas de cada programa de teste. Posteriormente, medimos o efeito dinâmico dessas duas técnicas durante a interpretação dos programas de teste nas configurações usadas.
Referências
R. P. Colwell, R. P. Nix, .J. J. O' Donnell, D. B. Papworth and P. K. Rodman, "A VLTW Architecture for a Trace Scheduling Compiler," IEEE Transactions on Computers, Vol. 37, No. 8, August 1988, pp. 967979.
S. D. Conte, "Elementary Numerical Analysis," McGraw-Hill Book Co., New York, NY, USA, 1965.
David R. Ditzel and Hubert R. Mclellan, "Branch Folding in the CRISP Microprocessor: Reducing Branch Delay to Zero," Proceedings of the 14th Annual International Symposium on Computer Architecture, 1987, pp. 29.
John R. Ellis, "Bulldog: A Compiler for VLIW Architectures," ACM Doctoral Dissertation Award 1985, The MIT Press, USA, 1986.
Edil S. T. Fernandes e Anna Dolejsi Santos, Arquiteturas Super Escalares: Detecção e Exploração do Paralelismo de Baixo Nível, livro da VIII Escola de Computação, Gramado, RS, Agosto de 1992, 155 páginas.
Edil S. T. Fernandes, Anna Dolejsi Santos and Claudio L. de Amorim, "Conditional Execution: an Approach for Eliminating the Basic Block Barriers," Microprocessing and Microprogramming The Euromicro Journal, North Holland, Vol. 40, Numbers 10-12, December 1994, pp. 668-692.
Joseph A. Fisher, "Trace Scheduling: A Technique for Global Microcode Compaction," IEEE Transactions on Computers, Vol. C-30, No. 7, July 329 1981, pp. 478-490.
S. Gray and R. Adams, "Using Conditional Execution to Exploit Instruction Level Concurrency," Technical Report no. 181, School of Information Sciences, Division of Computer Science, University of Hertfordshire, March 1994.
J. Labrousse and G. Slavenburg "A 50MHz microprocessor with a VLIW architecture," Proceedings of the International Solid State Cicuits Conference, São Francisco, 1990.
David Landskov, Scott Davidson, Bruce Shriver, and Patrick W. Mallet., "Local Microcode Compaction Tcchniques," Computing Surveys, Vol. 12, No. 3, September 1980, pp. 261-294.
F . H. McMahou, "Fortran Kcmels: MFLOPS," Lawrence Livermore National Laboratory, 1983.
A. Nicolau, "Percolation Scheduling: A Parallel Compilation Technique," Technical Report TR-85-678, Department of Computer Science, Cornell University, May 1985.
Anna Dolejsi Santos, "Efeito da Execução Condicional em Arquiteturas Paralelas," Tese de Doutorado, COPPE/UFRJ, Programa de Engenharia de Sistemas e Computação, 1994.
Anna Dolejsi Santos e Edil S. T. Fernandes, "Extração do Paralelismo em Arquiteturas com Capacidade de Execução Condicional," VII Simpósio Brasileiro de Arquitetura de Computadores Processamento de Alto Desempenho, (VII SBAC-PAD), 1995, pp. 77-99.
Anna Dolejsi Santos e João Francisco Pereira Neto, "Um Gerador Automático de Código para Arquiteturas VLIW com Capacidade de Execução Condicional," VIII Simpósio Brasileiro de Arquiteturas de Computadores e Processamento de Alto Desempenho (VIII SBAC-PAD), Agosto de 1996, pp. 77-86.
Anna Dolejsi Santos e Edil S. T . Fernandes, "A Ocupação das Unidades Funcionais de Arquiteturas VLIW com Capacidade de Execução Condicional," XXIV Seminário de Software e Hardware (XXIV SEMISH), Agosto de 1997, pp. 25-36.
Anna Dolejsi Santos, Andrew Wolfe and Edil S. T . Fernandes, "Functional Units Utilization in a Multiple-Instruction Issue Architecture," Aceito como Short Note pela 23rd Euromicro Couference, Hungria, 1997. Será publicado no Journal of Systems Architecture, 11 pages.
Michael A. Schuette and John P. Shen, "An Instruction-level Performance Analysis of the Multiflow Trace 14/300," Proceedings of the 24th Annual International Symposium on Microarchitecture, November 1991, pp. 211.
F. L. Steven, G. B. Steven and L. Wang, "Au Evaluation of the iHARP Multiple Instruction Issue Processor," Euromicro 94, September, 1994.
M. Tokoro, T. Takizuka, E. Tamura, and l. Yamaura, "A Technique of Global Optimization of Microprograms," Proccedings of the 11th Annual Microprogramming Workshop, 1978, pp. 41-50.
Augustus K. Uht, "Hardware Extraction of Low Level Cocurrency from Sequential Instruction Streams," Ph.D. Thesis, Carnegie-Mellon University, December 1985.
N. Wirth, "Algorithms + Data Structures = Programs," Prentice-Hall, Inc., 1976.
A. Wolfe, J. Fritts, S, Dutta and E. S. T. Fernandes, "Datapath Design for a VLIW Video Signal Processor," Proceedings of the Third High Performance Computer Architecture Conference, February 1997, USA, 12 pages.
S. D. Conte, "Elementary Numerical Analysis," McGraw-Hill Book Co., New York, NY, USA, 1965.
David R. Ditzel and Hubert R. Mclellan, "Branch Folding in the CRISP Microprocessor: Reducing Branch Delay to Zero," Proceedings of the 14th Annual International Symposium on Computer Architecture, 1987, pp. 29.
John R. Ellis, "Bulldog: A Compiler for VLIW Architectures," ACM Doctoral Dissertation Award 1985, The MIT Press, USA, 1986.
Edil S. T. Fernandes e Anna Dolejsi Santos, Arquiteturas Super Escalares: Detecção e Exploração do Paralelismo de Baixo Nível, livro da VIII Escola de Computação, Gramado, RS, Agosto de 1992, 155 páginas.
Edil S. T. Fernandes, Anna Dolejsi Santos and Claudio L. de Amorim, "Conditional Execution: an Approach for Eliminating the Basic Block Barriers," Microprocessing and Microprogramming The Euromicro Journal, North Holland, Vol. 40, Numbers 10-12, December 1994, pp. 668-692.
Joseph A. Fisher, "Trace Scheduling: A Technique for Global Microcode Compaction," IEEE Transactions on Computers, Vol. C-30, No. 7, July 329 1981, pp. 478-490.
S. Gray and R. Adams, "Using Conditional Execution to Exploit Instruction Level Concurrency," Technical Report no. 181, School of Information Sciences, Division of Computer Science, University of Hertfordshire, March 1994.
J. Labrousse and G. Slavenburg "A 50MHz microprocessor with a VLIW architecture," Proceedings of the International Solid State Cicuits Conference, São Francisco, 1990.
David Landskov, Scott Davidson, Bruce Shriver, and Patrick W. Mallet., "Local Microcode Compaction Tcchniques," Computing Surveys, Vol. 12, No. 3, September 1980, pp. 261-294.
F . H. McMahou, "Fortran Kcmels: MFLOPS," Lawrence Livermore National Laboratory, 1983.
A. Nicolau, "Percolation Scheduling: A Parallel Compilation Technique," Technical Report TR-85-678, Department of Computer Science, Cornell University, May 1985.
Anna Dolejsi Santos, "Efeito da Execução Condicional em Arquiteturas Paralelas," Tese de Doutorado, COPPE/UFRJ, Programa de Engenharia de Sistemas e Computação, 1994.
Anna Dolejsi Santos e Edil S. T. Fernandes, "Extração do Paralelismo em Arquiteturas com Capacidade de Execução Condicional," VII Simpósio Brasileiro de Arquitetura de Computadores Processamento de Alto Desempenho, (VII SBAC-PAD), 1995, pp. 77-99.
Anna Dolejsi Santos e João Francisco Pereira Neto, "Um Gerador Automático de Código para Arquiteturas VLIW com Capacidade de Execução Condicional," VIII Simpósio Brasileiro de Arquiteturas de Computadores e Processamento de Alto Desempenho (VIII SBAC-PAD), Agosto de 1996, pp. 77-86.
Anna Dolejsi Santos e Edil S. T . Fernandes, "A Ocupação das Unidades Funcionais de Arquiteturas VLIW com Capacidade de Execução Condicional," XXIV Seminário de Software e Hardware (XXIV SEMISH), Agosto de 1997, pp. 25-36.
Anna Dolejsi Santos, Andrew Wolfe and Edil S. T . Fernandes, "Functional Units Utilization in a Multiple-Instruction Issue Architecture," Aceito como Short Note pela 23rd Euromicro Couference, Hungria, 1997. Será publicado no Journal of Systems Architecture, 11 pages.
Michael A. Schuette and John P. Shen, "An Instruction-level Performance Analysis of the Multiflow Trace 14/300," Proceedings of the 24th Annual International Symposium on Microarchitecture, November 1991, pp. 211.
F. L. Steven, G. B. Steven and L. Wang, "Au Evaluation of the iHARP Multiple Instruction Issue Processor," Euromicro 94, September, 1994.
M. Tokoro, T. Takizuka, E. Tamura, and l. Yamaura, "A Technique of Global Optimization of Microprograms," Proccedings of the 11th Annual Microprogramming Workshop, 1978, pp. 41-50.
Augustus K. Uht, "Hardware Extraction of Low Level Cocurrency from Sequential Instruction Streams," Ph.D. Thesis, Carnegie-Mellon University, December 1985.
N. Wirth, "Algorithms + Data Structures = Programs," Prentice-Hall, Inc., 1976.
A. Wolfe, J. Fritts, S, Dutta and E. S. T. Fernandes, "Datapath Design for a VLIW Video Signal Processor," Proceedings of the Third High Performance Computer Architecture Conference, February 1997, USA, 12 pages.
Publicado
07/10/1997
Como Citar
SANTOS, Anna Dolejsi; FERNANDES, Edil Severiano Tavares.
Efeito do Escalonamento Baseado no Perfil de Programas em Arquiteturas VLIW com Capacidade de Execução Condicional. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 9. , 1997, Campos do Jordão/SP.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
1997
.
p. 317-331.
DOI: https://doi.org/10.5753/sbac-pad.1997.22633.
