CONDEX-I, Modelo de Arquitetura VLIW com Capacidade de Execução Condicional e seu Compactador de Código
Resumo
Arquiteturas VLIW que suportam a execução condicional, constituem uma alternativa promissora para o exploração do paralelismo a nível de instrução dos programas de aplicação. Especificamos e implementamos o CONDEX-I, um novo simulador para o nosso modelo de arquitetura. Desenvolvemos também um método para geração de código paralelo a partir do código seqüencial. O CONDEX-I utiliza o conjunto de instruções da arquitetura SPARC, viabilizando assim experimentos mais completos desse modelo de processamento. Desejamos investigar o efeito provocado pela inserção de diversos dispositivos funcionais em várias configurações do processador, a aceleração na execução de programas e a qualidade do código paralelo gerado, i.e., a redução no número de instruções e no número de instruções largas de cada programa de teste.
Referências
John L. Hennessy and David A. Patterson, "Computer Architecture: A Quantitative Approach," Morgan Kaufmann Publisher Inc. USA, 1996, pp. 125-214.
C. V. Ramamoorthy and H. F. Li, "Pipeline Architecture," Computing Surveys, Vol. 9, No. 1, March 1977, pp. 61-102.
R. P. Colwell, R. P. Nix, J. J. O'Donnell, D. B. Papworth and P. K. Rodman, "A VLIW Architecture for a Trace Scheduling Compiler," IEEE Transactions on Computers, Vol. 37, No. 8, August 1988, pp. 967-979.
M. Johnson, "Superscalar Microprocessor Design," Prentice Hall, 1991.
Edil S. T. Fernandes e Anna Dolejsi Santos, "Arquiteturas Super Escalares: Detecção e Exploração do Paralelismo de Baixo Nível," VIII Escola de Computação, Gramado, RS, Agosto de 1992, 155 páginas.
Michael A. Schuette and John P. Shen, "An lnstruction-Level Performance Analysis of the Multiflow Trace 14/300," Proceedings of the 11th Annual International Symposium on Microarchitecture, November 1991, pp. 2-11.
David Landskov, Scott Davidson, Bruce Shriver, and Patrick W. Mallet, "Local Microcode Compaction Techniques," Computing Surveys, vol. 12, no. 3, September 1980, pp. 261-294.
M. Tokoro, E. Tamura, T. Takizuka and I. Yamamura, "A Technique of Global Optimization of Microprograms," Proceedings of the 11th Annual Microprogramming Workshop, 1978, pp. 41-50.
J. A. Fisher, "Trace Scheduling: A Technique for Global Microcode Compaction," IEEE Transactions on Computers, vol. C-30, no. 7, July 1981, pp. 478-490.
A. Nicolau, "Percolation Scheduling: A Parallel Compilation Technique," Technical Report TR-85-678, Department of Computer Science, Cornell University, May 1985.
J. Labrousse and G. Slavenburg, "A 50 MHz Microprocessor with a VLIW Architecture," Proceedings of the International Solids State Circuits Conference, San Francisco, 1990.
Sue Gray and Rod Adams, "Using Conditional Execution to Exploit Instruction Level Concurrency," Technical Report No. 181, University of Hertfordshire, School of lnformation Sciences, Division of Computer Science, March 1994, 30 pages.
F. L. Steven, G. B. Steven and L. Wang, "An Evaluation of the iHARP Multiple Instruction Issue Processor," Euromicro 94, September 1994.
Edil S. T. Fernandes, Anna Dolejsi Santos and Claudio L. de Amorim, "Conditional Execution: an Approach for Eliminating the Basic Block Barriers," Microprocessing and Microprogramming The Euromicro Journal, North Holland, vol. 40, no. 10-12, December 1994, pp. 668-692.
Anna Dolejsi Santos, "Efeito da Execução Condicional em Arquiteturas Paralelas," Tese de Doutorado, COPPEIUFRJ, Dezembro de 1994.
Anna Dolejsi Santos, Andrew Wolfe and Edil S. T. Fernandes, "Functional Units Utilization in a Multiple-Instruction lssue Architecture," Proceedings of the 23rd Euromicro Conference, Euromicro (ISBN 0-8186-8215-9), IEEE Computer Society, 1997, pp. 228-233.
Sun Microsystems, "The SPARC Architecture Manual Version 7," Mountain View, CA, 1987.
R. M. Keller, "Look-Ahead Processors," Computing Surveys, Vol. 7, No. 4, December 1975, pp. 177- 195.
Scott McFarling and John Hennessy, "Reducing the Cost of Branches," Proceedings of the 13th International Symposium on Computer Architecture, ACM and IEEE Computer Society, Tokio, Japan, June 1986, pp. 396-403.
C. V. Ramamoorthy and H. F. Li, "Pipeline Architecture," Computing Surveys, Vol. 9, No. 1, March 1977, pp. 61-102.
R. P. Colwell, R. P. Nix, J. J. O'Donnell, D. B. Papworth and P. K. Rodman, "A VLIW Architecture for a Trace Scheduling Compiler," IEEE Transactions on Computers, Vol. 37, No. 8, August 1988, pp. 967-979.
M. Johnson, "Superscalar Microprocessor Design," Prentice Hall, 1991.
Edil S. T. Fernandes e Anna Dolejsi Santos, "Arquiteturas Super Escalares: Detecção e Exploração do Paralelismo de Baixo Nível," VIII Escola de Computação, Gramado, RS, Agosto de 1992, 155 páginas.
Michael A. Schuette and John P. Shen, "An lnstruction-Level Performance Analysis of the Multiflow Trace 14/300," Proceedings of the 11th Annual International Symposium on Microarchitecture, November 1991, pp. 2-11.
David Landskov, Scott Davidson, Bruce Shriver, and Patrick W. Mallet, "Local Microcode Compaction Techniques," Computing Surveys, vol. 12, no. 3, September 1980, pp. 261-294.
M. Tokoro, E. Tamura, T. Takizuka and I. Yamamura, "A Technique of Global Optimization of Microprograms," Proceedings of the 11th Annual Microprogramming Workshop, 1978, pp. 41-50.
J. A. Fisher, "Trace Scheduling: A Technique for Global Microcode Compaction," IEEE Transactions on Computers, vol. C-30, no. 7, July 1981, pp. 478-490.
A. Nicolau, "Percolation Scheduling: A Parallel Compilation Technique," Technical Report TR-85-678, Department of Computer Science, Cornell University, May 1985.
J. Labrousse and G. Slavenburg, "A 50 MHz Microprocessor with a VLIW Architecture," Proceedings of the International Solids State Circuits Conference, San Francisco, 1990.
Sue Gray and Rod Adams, "Using Conditional Execution to Exploit Instruction Level Concurrency," Technical Report No. 181, University of Hertfordshire, School of lnformation Sciences, Division of Computer Science, March 1994, 30 pages.
F. L. Steven, G. B. Steven and L. Wang, "An Evaluation of the iHARP Multiple Instruction Issue Processor," Euromicro 94, September 1994.
Edil S. T. Fernandes, Anna Dolejsi Santos and Claudio L. de Amorim, "Conditional Execution: an Approach for Eliminating the Basic Block Barriers," Microprocessing and Microprogramming The Euromicro Journal, North Holland, vol. 40, no. 10-12, December 1994, pp. 668-692.
Anna Dolejsi Santos, "Efeito da Execução Condicional em Arquiteturas Paralelas," Tese de Doutorado, COPPEIUFRJ, Dezembro de 1994.
Anna Dolejsi Santos, Andrew Wolfe and Edil S. T. Fernandes, "Functional Units Utilization in a Multiple-Instruction lssue Architecture," Proceedings of the 23rd Euromicro Conference, Euromicro (ISBN 0-8186-8215-9), IEEE Computer Society, 1997, pp. 228-233.
Sun Microsystems, "The SPARC Architecture Manual Version 7," Mountain View, CA, 1987.
R. M. Keller, "Look-Ahead Processors," Computing Surveys, Vol. 7, No. 4, December 1975, pp. 177- 195.
Scott McFarling and John Hennessy, "Reducing the Cost of Branches," Proceedings of the 13th International Symposium on Computer Architecture, ACM and IEEE Computer Society, Tokio, Japan, June 1986, pp. 396-403.
Publicado
28/09/1998
Como Citar
SANTOS, Anna Dolejsi; MÓDICA, Marcelo Pires.
CONDEX-I, Modelo de Arquitetura VLIW com Capacidade de Execução Condicional e seu Compactador de Código. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 10. , 1998, Búzios/RJ.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
1998
.
p. 175-184.
DOI: https://doi.org/10.5753/sbac-pad.1998.22671.
