Dimensionamento de processadores com arquitetura horizontal para exploração de micro e mesoparalelismo

  • Geraldo Lino de Campos USP

Resumo


Arquiteturas horizontais são caracterizadas pela possibilidade de controlar independente e diretamente as diversas unidades funcionais de um processador, geralmente através de um único fluxo de controle. Assim, podem explorar apenas o paralelismo de grau mais fino, e dispor de um número elevado de unidades funcionais se torna inútil quando existem dependências de dados ou de controle. O nível de desempenho pode ser elevado, para um mesmo total de unidades funcionais, se estas forem divididas em grupos, cada um com seu próprio conjunto de registradores e fluxo de controle independente. Um efeito colateral altamente desejavel é a redução do número de portas necessário no conjunto de registradores centrais, bem como no tamanho médio da instrução. Apresenta-se resultados para um processador com arquitetura APA, mostrando que se pode obter um desempenho 2,4 vezes melhor em relação a uma configuração monolítica.

Referências

Campos, G. L., "Arquitetura Policíclica Assíncrona", Anais do III Simp. Brasileiro de Arquitetura de Computadores, 83-95, Rio de Janeiro, novembro de 1990

Campos, G.L., "Asynchronous Polycyclic Architecture: an overview", Proc. of the 12th Word Computer Congress, vol 1 - Algorithms, Software, Architecture, Madrid, Sept 1992.

Campos, G. L., "Asynchronous Polycyclic Architecture", Proc. of the 6th International Conference on Parallel Processing", Lyon, Sept 1992.

Dehnert, J. C., Hsu, P. Y.T., Bratt, J. P., "Overlapped Loop Support in the Cydra 5", 3rd Int. Conf. on Architectural Support for Programming Languages and Operating Systems, 26-38, April 1989

Fisher, J. A. "Very Long Instruction Word Architectures and the ELI-512", IEEE Cont. Proc. of the 10th Annual Int. Symp. on Comput. Architecture, 140-150, June 1983.

Jouppi, N. P. and Wall, D. W., "Available Instruction-level Parallelism for Superscalar and Superpipelined Machines", 3rd Int. Conference on Architectural Support for Programming Languages and Operating Systems, 272-282, April 1989.

McMahon, F. H. "The Livermore Fortran Kernels: A Computer Test of the Numerical Performance Range," Lawrence Livermore Nat'l Laboratory Report No. UCRL-53745, Livermore, CA, Dec. 1986.

Smith, M. D., Johnson, M. and Horowitz, M. A. "Limits on Multiple Instruction Issue", 3rd Int. Conference on Architectural Support for Programming Languages and Operating Systems, 290-302, April 1989.
Publicado
26/10/1992
CAMPOS, Geraldo Lino de. Dimensionamento de processadores com arquitetura horizontal para exploração de micro e mesoparalelismo. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 4. , 1992, São Paulo/SP. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 1992 . p. 473-485. DOI: https://doi.org/10.5753/sbac-pad.1992.22729.