DLE - Um Protocolo Eficiente Para Coerência de Cache Baseado em Diretórios Limitados
Resumo
Protocolos baseados em diretórios têm sido propostos em resposta à busca por soluções eficientes para o problema da coerência de cache em grandes sistemas multiprocessados de memória compartilhada. Uma classe desses protocolos emprega os chamados diretórios limitados. Apesar de serem razoavelmente econômicos em termos de espaço ocupado e demandarem lógica de controle simples, os protocolos baseados em diretórios limitados exibem um desempenho global inferior ao de outras soluções. Isto se deve, principalmente, ao comportamento diversificado que as aplicações paralelas apresentam com relação ao númicro de processadores que compartilham simultancamente um mesmo bloco. Neste artigo, propomos um protocolo baseado em diretórios limitados com (broadcasting) que filtra os efeitos negativos causados por graus elevados de compartilhamento, tornando os diretórios limitados mais atrativos e eficientes. As características e requisitos do protocolo são discutidos, na tentativa de demonstrar sua viabilidade pi. Adicionalmente, a utilização de barramentos é revista, com indicações de que se usados de forma especializada, esses dispositivos podem ser bastante úteis nas futuras gerações de sistemas multiprocessados.
Referências
Warren Andrew. 32-Bit Buses Contend for Designers' Auttention. Computer Design, pages 78-96, November 1. 1989.
J. Archibald and Jean-Loup Baer. Cache Coherence Protocols: Evaluation Using a Multiprocessor Simulation Model. ACM Transactions on Compuler Systems, 4(4):273-298, November 1986.
James Archibald and Jean-Loup Baer. An Economical Solution to the Cache Coherence Problem. Proc. Int. Symp. on Computer Architecture. pages 355-362. 1984.
Antonio Carlos Fontes Atta. Análise do Problema da Cocrência de Cache em Sistemas Multiprocessados de Memória Compartilhada, 1993. Tese de Mestrado em preparação.
R. V. Balakrishnan. The Prop Problem. IEEE Micro, pages 2ed IEEE 896 FutureBus - A Solution to the Bus Driving 27, August 1984.
L. M. Censier and P. Feautricr. A New Solution to Coherence Problems in Multicache Systems. IEEE Transactions on Computers, C-27(12):1112-1118. December 1978.
John Kubatowicz David Chaiken and Anant Agarwal. Limit LESS Directories: A Scalable Cache Coherence Scheme. Proc. of 4th ASPLOS. pages 224-231. 1991.
Kiyoshi Kurihara David Chaiken. Craig Pields and Anant Agarwal. Directory-Based Cached Coherence in Large-Scale Multiprocessors. IEEE Computer. 23(6):19-58, 1990.
C. P. Thacker et al. Firefly: A Multiprocessor Workstation. IEEE Transactions on Computers, 37(8):909-920, August 1988.
R. H. Katz et al. Implementing a Cache Consistency Protocol. Procecdings of 12th Int. Symp. on Comp. Architecture, pages 276-283, June 1985.
Tse-Yun Feng. A Survey of Interconnection Networks. IEEE Computer, 14(12):12-27, Dec. 1981.
J. R. Goodman. Using Cache Memory to Reduce Processor Memory Traffic. Proceedings of 10th Int. Symp. on Comp, Archilecture, pages 124-131, June 1983.
Anoop Gupta and Wolf-Dietrich Weber. Cache Invalidation Paterns in Shared Memory Multiprocessors. IEEE Transaction on Computers, (1(7):791-810, 1992.
David B. Gustavson. Computer Buses - A Tutorial. IEEE Micro, pages 7-22, August 1984.
John M. Mellor-Crummey and Michael L. Scott. Algorithms for Scalable Synchronization on Shared-Memory Multiprocessors. ACM Transactions on Computers, 9(1):21-65, February 1991.
M. S. Papamarcos and J. H. Patel. A Low-Overhead Coherence Solution for Multiprocessors with Private Cache Memories. Proceedings of 11th Int. Symp. on Comp. Architecture, pages 348-354, June 1984.
Richard Simoni and Mark Horowitz. Modelling the Performance of Limited Pointers Directories for Cache Coherence. Proc. 18th Int. Symp. ou Computer Architecture, pages 309-318, 1991.
Per Stenstrom. A Survey of Cache Coherence Schemes for Multiprocessors. IEEE Computer, 23(6):12-24, June 1990.
Daniel Tabak. Multiprocesors. Prentice-Hall, 1990.
Dhiraj K. Pradhan Yeong-Chang Maa and Dominique Thiebaut. Two Economical Directory Schemes for Large-Scale Cache Coherent Multiprocessors. Computer Architectures News, 19(5):10-18, 1991.
