O Subsistema de Interconexão do Multiprocessador Multiplus

• Gerson Bronstein UFRJ

DOI: https://doi.org/10.5753/sbac-pad.1993.23030

Resumo

Neste artigo apresentamos o subsistema de interconexão do multiprocessador Multiplus. Este subsistema é constituído de dois módulos: a Rede de Interconexão Multi-estágio e a Interface de Rede. A rede de interconexão tem topologia n-cubo invertido e é composta por elementos comutadores 2 x 2. A interface de rede controla a transmissão/recepção de mensagens e faz a interface da rede com o sistema de barramentos. São relacionadas as características gerais destes dois módulos bem como aspectos relacionados a implementação dos mesmos. Ao final, apresentamos algumas sugestões para o aumento do desempenho global do Multiplus.

Referências

J. S. Aude et ali., "Multiplus: A Modular High-Performance Multiprocessor", Proceedings of Euromicro 91, pp. 45-52, Viena, 1991.

The SPARC Architecture Manual, Sun Microsystems Inc., 1987.

A. M. Meslin et ali., "A Comparative Study of Cache Memory Architectures for the Multiplus Multiprocessor", Proceedings of Euromicro 92, pp. 555-562, Paris, 1992.

S. C. Oliveira e J. S. Aude, "Uma Avaliação do Impacto das Operações de E/S do Multiprocessador Multiplus", Anais do IV SBAC-PAD, pp. 379-394, São Paulo, 1992.

Manual do NCEBus, Relatório Interno do Projeto Multiplus, 1991.

G. Bronstein, Projeto de uma Rede de Interconexão para uma Máquina Paralela de Alto Desempenho, Tese de Mestrado, COPPE-UFRIJ, 1991.

H. J. Siegel et ali., "Using the Multistage Cube Network Topology in Parallel Supercomputers", Proceedings of the IEEE, pp. 1932-1953, no. 12, Dez/89.

Y. Tamir e G. L. Frazier, "High-Performance Multi-Queue Buffers for VLSI Communication Switches", ACM Computer Architecture News, v. 16, Mai/88.

The Mazimalist Handbook, Altera Corporation, Jan/1990.

MaxPlus User's Guide, Altera Corporation, 1989.

MAX 7000 Data Book, Altera Corporation, 1993.