Arquitetura Policíclica Assíncrona
Resumo
A arquitetura policíclica assíncrona é uma evolução da arquitetura VLIW, caracterizada pela possibilidade de execução simultânea de várias iterações de uma mesma malha, divisão das unidades funcionais em grupos com controle independente, execução antecipada e independência entre o início e o término das operações de acesso à memória. Este conjunto de características permite ao mesmo tempo obter um nível de desempenho superior, hardware simplificado e instruções bastante curtas. Apresenta-se a descrição geral da arquitetura, com ênfase na evolução dos conceitos que levaram à sua definição, e um exemplo de implementação (Projeto Ômicron), atualmente em desenvolvimento na Universidade Estadual Paulista (UNESP).
Referências
Álvarez, J. P., e Campos, G. L., "Estudo da variação do desempenho com o número de grupos e unidades funcionais", relatório técnico 3 do projeto Ômicron, São Paulo, 1990.
CollWel, R.P. at al., ."A VLIW Architecture for a Trace Scheduling Compiler', IEEE Trans. Comput. C-37 (8):967-979, August 1988
Dehnert, J. C., Hsu, P. Y.T., Bratt, J. P., "Overlapped Loop Suport in the Cydra 5", 3rd Int. Conf. on Architectural Support for Programming Languages and Operating Systems, 26-38, April 1989
Diede, T., et al. "The Titan Graphics Supercomputer Architecture", IEEE Computer 21 (9):13-30, SeptemberF 1988
Duncan, R. A "A survey of Parallel Computer Architectures", IEEE Computer 23 (2):5-16, February 1990
Fisher, J. A., "Trace Scheduling: A Technique for Global Microcode Compaction", IEEE Trans. Comput. C-30 (7):478-490, July 1981.
Jouppi, N. P. and Wall, D. W., "Available Instruction-level Paralelism for Superscalar and Superpipelined Machines", 3rd Int. Conference on Architectural Support for Programming Languages and Operating Systems, 272-282, April 1989.
McMahon, F. H. "The Livermore Fortran Kernels: A Computer Test of the Numerical Performance Range." Lawrence Livermore Nat'l Laboratory Report No. UCRL-53745, Livermore, CA, Dec. 1986.
Lam, M., "Software Pipelining: an Effective Scheduling Technique for VLIW Machines", Proc. of the Sigplan '88 Conference on Programming Language Design and Implementation, 318-328, 1988.
Rau, B. R., "Some Scheduling Techniques and an Easily Schedulable Horizontal Architecture for High Performance Scientific Computing", Proc. of the 14th Annual Microprogramming.Workshop, 183-198, October 1982.
Rau, B. R., Yen, D. W. L. and Towle, R. A. "The Cydra-5 Departamental Supercomputer', IEEE Computer 22 (1):12-35, February 1989
Skillicorn, D. B., "A Taxonomy for Computer Architectures", IEEE Computer 21 (11):46-57, November 1988.
Smith, J. E. and Pleszkun, A. R., "Implementing Precise Interrupts in Pipelined Processors", IEEE Trans. Comput. C-37 (5): 562-573, May 1988.
CollWel, R.P. at al., ."A VLIW Architecture for a Trace Scheduling Compiler', IEEE Trans. Comput. C-37 (8):967-979, August 1988
Dehnert, J. C., Hsu, P. Y.T., Bratt, J. P., "Overlapped Loop Suport in the Cydra 5", 3rd Int. Conf. on Architectural Support for Programming Languages and Operating Systems, 26-38, April 1989
Diede, T., et al. "The Titan Graphics Supercomputer Architecture", IEEE Computer 21 (9):13-30, SeptemberF 1988
Duncan, R. A "A survey of Parallel Computer Architectures", IEEE Computer 23 (2):5-16, February 1990
Fisher, J. A., "Trace Scheduling: A Technique for Global Microcode Compaction", IEEE Trans. Comput. C-30 (7):478-490, July 1981.
Jouppi, N. P. and Wall, D. W., "Available Instruction-level Paralelism for Superscalar and Superpipelined Machines", 3rd Int. Conference on Architectural Support for Programming Languages and Operating Systems, 272-282, April 1989.
McMahon, F. H. "The Livermore Fortran Kernels: A Computer Test of the Numerical Performance Range." Lawrence Livermore Nat'l Laboratory Report No. UCRL-53745, Livermore, CA, Dec. 1986.
Lam, M., "Software Pipelining: an Effective Scheduling Technique for VLIW Machines", Proc. of the Sigplan '88 Conference on Programming Language Design and Implementation, 318-328, 1988.
Rau, B. R., "Some Scheduling Techniques and an Easily Schedulable Horizontal Architecture for High Performance Scientific Computing", Proc. of the 14th Annual Microprogramming.Workshop, 183-198, October 1982.
Rau, B. R., Yen, D. W. L. and Towle, R. A. "The Cydra-5 Departamental Supercomputer', IEEE Computer 22 (1):12-35, February 1989
Skillicorn, D. B., "A Taxonomy for Computer Architectures", IEEE Computer 21 (11):46-57, November 1988.
Smith, J. E. and Pleszkun, A. R., "Implementing Precise Interrupts in Pipelined Processors", IEEE Trans. Comput. C-37 (5): 562-573, May 1988.
Publicado
07/11/1990
Como Citar
CAMPOS, Geraldo Lino de.
Arquitetura Policíclica Assíncrona. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 3. , 1990, Rio de Janeiro/RJ.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
1990
.
p. 82-96.
DOI: https://doi.org/10.5753/sbac-pad.1990.23110.
