Processador Paralelo P3
Resumo
Descrição de um sistema para processamento paralelo de alto desempenho (até 500Mflops) baseado na placa de processamento PP-U32 e no Sistema Operacional PP-SO/P desenvolvidos no CPqD Telebrás. O sistema vale-se da tecnologia mais avançada dos microprocessadores de 32 bits (80386 e Transputer) e de um sofisticado Sistema Operacional desenvolvido especificamente para aplicações de processamento distribuído em tempo real.
Referências
SEITZ C, L. "The Cosmic Cube", Communications of the ACM, pag. 22-23, Janeiro/85.
FATHI, E.T. et al, "Multiple Microprocessor Systems: What, Why and When", Computer Vol. 16, No. 3, pag. 23-22, Margo/83.
HILLIS W. D. et al, "Data parallel Algorithms", Communication of the ACM vol. 29 No 12, Dezembro/86
MUDGE T. N, HAYES J. P et al, "Multiple Bus Arquitectures", Computer pag. 42-48, Junho/87
SIANCHINI R. P et al, "Interprocessor Traffic Scheduling Algorithm for Multiple - Processor Networks", IEEE Transactions on Computers, pag. 396-409, Abril /87.
SIEGEL H.J et al, "Large-scal parallel processing, System", Microprocessor e Microsystems Vol. 11 No. 1, Janeiro/Fevereiro 1987.
CAVALLI E., ZABEU M. C., "Sistema operacional para processamento paralelo", Anais 1o. SBACC, pag. 101-114, Maio/87.
CAVALLI E., ZABEU M. C., "Sistema hardware para processamento paralelo", Anais 1o. SBACC, pag. 91-100, Maio/87.
FATHI, E.T. et al, "Multiple Microprocessor Systems: What, Why and When", Computer Vol. 16, No. 3, pag. 23-22, Margo/83.
HILLIS W. D. et al, "Data parallel Algorithms", Communication of the ACM vol. 29 No 12, Dezembro/86
MUDGE T. N, HAYES J. P et al, "Multiple Bus Arquitectures", Computer pag. 42-48, Junho/87
SIANCHINI R. P et al, "Interprocessor Traffic Scheduling Algorithm for Multiple - Processor Networks", IEEE Transactions on Computers, pag. 396-409, Abril /87.
SIEGEL H.J et al, "Large-scal parallel processing, System", Microprocessor e Microsystems Vol. 11 No. 1, Janeiro/Fevereiro 1987.
CAVALLI E., ZABEU M. C., "Sistema operacional para processamento paralelo", Anais 1o. SBACC, pag. 101-114, Maio/87.
CAVALLI E., ZABEU M. C., "Sistema hardware para processamento paralelo", Anais 1o. SBACC, pag. 91-100, Maio/87.
Publicado
1988-09-26
Como Citar
PESTANA, A.; CAVALLI, E..
Processador Paralelo P3.
Anais do International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), [S.l.], p. 198-205, set. 1988.
ISSN 0000-0000.
Disponível em: <https://sol.sbc.org.br/index.php/sbac-pad/article/view/23538>. Acesso em: 18 maio 2024.
doi: https://doi.org/10.5753/sbac-pad.1988.23538.
Edição
Seção
Artigos e Pôsteres
