Uma Arquitetura de Memória Multiportas Simulada através de Memórias Rápidas: a Primeira Avaliação do Desempenho

  • Mario Maurício Fiallos Aguilar Universidad Nacional A. de Honduras / PUC Rio / UFC

Resumo


Este trabalho apresenta a primeira avaliação do desempenho de uma arquitetura de memória multiportas. A arquitetura a ser formada por microprocessadores da familia 68xxx é rapidamente apresentada para permitir os cálculos da vazão e eficiência.

Referências

The Logical Desing of Multi-microprocessor Systems. B.A. Bowen and R.J.A. Buhr. - Prentice Hall Inc. - 1980.

Técnicas de Multiplexação Por Divisão no Tempo para Interconexão Processador - Memória em Sistemas de Multiprocessadores: Um estudo comparativo. - M.A.G. Brasileiro e J.A. Moura. - Anais V Congresso da SBC, pp. 60 - 71. - 1985.

Interconexão Processador - Memoria Via Técnica de Multiplexação Por Divisão de Tempo. - M.A.G. Brasileiro, J.A. Moura. - Anais VI Congresso da SBC, pp. 151 - 163.- 1986.

Multiprocessors and Parallel Processing. - P.H. Enslow. Jr. - John Wiley e Sons, Inc., 1974.

Multiprocessor Organization a Survey. - P.H. Enslow. Computer Surveys, Vol. 9 no. 1, pp. 103 - 129. - 1977.

Um Estudo e Uma Proposta de um Sistema Multiprocessador Com Organização de Memória Multiportas Simuladas através de Memórias Rápidas. - Mario Mauricio Fiallos Aguilar, tese de mestrado DEE PUC/RJ. - 1985.

MC 68010 16 bit Microprocessor Manual. - Motorola Inc., Agosto 1983.

MC 68451 Memory Management Unit. - Motorola Inc., 1983.

Memory Management Units For 68000 Architectures - Gregg Zehr. - BYTE November 1986 pp. 127 - 135.
Publicado
13/05/1987
AGUILAR, Mario Maurício Fiallos. Uma Arquitetura de Memória Multiportas Simulada através de Memórias Rápidas: a Primeira Avaliação do Desempenho. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 1. , 1987, Gramado/RS. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 1987 . p. 205-216. DOI: https://doi.org/10.5753/sbac-pad.1987.23574.