PCIR-MX: uma Arquitetura RISC Multiprocessador

• Ricardo Reis UFRGS / INPG

DOI: https://doi.org/10.5753/sbac-pad.1987.23576

Resumo

Este trabalho introdutório mostra a estrutura básica de uma arquitetura multiprocessadores com um conjunto de introduções reduzido. Cada processador é um microprocessador de 32 bits com memória cache interna, baseado no microprocessador PCIR já projetado no PGCC/UFRGS.

Referências

PATTERSON,D; SEQUIN,C, "A VLSI RISC", COMPUTER, VOL.15, Nº 09, September 1982, pp 8-21

PATTERSON,D. "Reduced Instruction Set Computers", Comm. ACM, Vol.28, N21, January 1985, pp. 8-21.

TRELEAVEN, P; MANSI,S: "VLSI ARCHITECTURE", Anais do II Simpósio Brasileiro de Concepção de Circuitos Integrados, 20-27 Julho 1985, UFRGS, Porto Alegre. pp 290-309.

HENNESSY,J; HOROWITZ, M "AN OVERVIEW OF THE MIPS-X-MP PROJECT" Technical Report 86-300, Stanford , April 1986

PATTERSON,D e outros "DESIGN DECISIONS IN SPUR", IEEE COMPUTER, November 1986, pp 8-22.

TODESCO,A.R.W. "CONCEPÇÃO DE UM CIRCUITO INTEGRADO DO TIPO PROCESSADOR COM CONJUNTO DE INSTRUÇÕES REDUZIDO" Tese de mestrado, PGCC/UFRGS, maio 1986, Porto Alegre.

TODESCO,A.R.W; ZYSMAN,E. "ESPECIFICAÇÃO DE UM PROCESSADOR COM CONJUNTO DE INSTRUÇÕES REDUZIDO E ARQUITETURA DO SEU BLOCO OPERACIONAL". Anais do I Simpósio Brasileiro de Concepção de Circuitos Integrados, UFRGS, 7-11 de novembro de 1983, Porto Alegre, pp. 75-89.

ZYSMAN,E; TODESCO,A.R.W. "ARQUITETURA DA PARTE DE CONTROLE DE UM PROCESSADOR COM CONJUNTO DE INSTRUÇÕES REDUZIDO, Anais do I Simpósio Brasileiro de Concepção de Circuitos Integrados, UFRGS, 7-11 de novembro de 1983, Porto Alegre, pp.91- 112.

REIS,R. “ETUDE DE L'ARCHITECTURE INTERNE DU MICROPROCESEUR 28000". DISSERTAÇÃO DE D.E.A. Institut National Polytechnique de Grenoble, September 1980, 168pp.