Etude et Conception de la Machine de Communication du Coprocesseur Felin

  • Paul M. Cosnard USP
  • J. Duprat CNRS / LAB. TIM 3 / INPG
  • A. Guyot CNRS / LAB. TIM 3 / INPG
  • B. Hochet CNRS / LAB. TIM 3 / INPG
  • J. M. Muller CNRS / LAB. TIM 3 / INPG
  • H. Ouaouicha CNRS / LAB. TIM 3 / INPG
  • E. Zysman CNRS / LAB. TIM 3 / INPG

Resumo


Nous décrirons l' architecture VLSI de la machine de communication d' un calculateur d' expressions arithmétiques (composées de fonctions élémentaires en virgule flottante) appelé FELIN (Fonctions Elémentaires Intégrées). Les principaux' attraits de l'architecture de la machine de communication sont la régularité, la paramétrisation et la génération automatique du dessin des masques, comme c'était le cas pour la machine á calcul (partie contróle et partie opérative). Le chip final est dessiné en technologie CMOS deux couches d'aluminium. Le travail a ete soutenu en partie par le GRECO C3 et le GCIS du CNRS français.

Referências

COSNARD M., GUYOT A., HOCHET B., MULLER J.M., OUAQUICHA H. et ZYSMAN E "FELIN, an elementary function cruncher", Future trends on computing, dec. 1985, Edited by J. Wiley & Sons, 1986.

COSNARD. M., GUYOT A., HOCHET B., MULLER J.M., OUAOUICHA H., PAUL P. et ZYSMAN E. - "The FELIN arithmetic coprocessor chip", IEEE Transaction on computers.

HOCHET B. - "Conception de VLSI et application au calcul numérique", These de Doctorat Institut National Polytechnique de Grenoble, Grenoble, France, Jan. 1987.

MULLER J.M. - "Méthodologie de calcul des fonctions elémentaires", These de Doctorat, Institut National Polytechnique de Grenoble, Grenoble, France, Sept. 1585

PAUL P "Etude et réalisation de la machine de ommunication du coprocessor FELIN" DEA Microélectronique, Institut National Polytechnique de Grenoble, Grenoble, Juin 1986.
Publicado
13/05/1987
COSNARD, Paul M.; DUPRAT, J.; GUYOT, A.; HOCHET, B.; MULLER, J. M.; OUAOUICHA, H.; ZYSMAN, E.. Etude et Conception de la Machine de Communication du Coprocesseur Felin. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 1. , 1987, Gramado/RS. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 1987 . p. 393-404. DOI: https://doi.org/10.5753/sbac-pad.1987.23596.