Explorando o Espaço de Projeto com o Objetivo de Redução do Consumo de Energia usando Reduced Bit-width Instruction Set Architecture (rISA)

• Jonatan Fracasso da Silva UCS
• Flávio Rech Wagner UFRGS
• Sandro Neves Soares UCS

DOI: https://doi.org/10.5753/wscad.2007.18746

Resumo

Este trabalho apresenta um framework para a exploração do espaço de projeto usando Reduced Bitwidth Instruction Set Architecture (rISA). rISA é um recurso arquitetural empregado para a redução de código e, também, para a redução do consumo de energia em processadores embarcados. O framework rISA herda, da sua infraestrutura de modelagem, recursos que o distinguem de outras ferramentas, relacionados à facilidade de acesso e de uso. Além disso, ele implementa um algoritmo de redução de código que tem, como diferencial, um tratamento mais eficiente dos desvios reduzidos. O uso deste framework permitiu a descoberta de um novo formato rISA, não considerado por outros trabalhos correlatos, que é mais simples e que apresenta melhores resultados do que outros conjuntos mais complexos em termos de redução no consumo de energia. A simplicidade deste novo formato advém do emprego de menos instruções no algoritmo de redução e os resultados obtidos, em experimentos com programas do MiBench, foram superiores a propostas anteriores em até 14%.

Referências

A. Goren. Multimedia needs multiprocessor SoCs. http://www.eetimes.com/story/OEG20030702S0054. Acesso em: 28 ago. 2007.

A. Shrivastava, P. Biswas, A. Halambi, N. Dutt and A. Nicolau. A Design Space Exploration Framework for Reduced Bit-width Instruction Set Architecture (rISA) Design. Proceedings of the International Symposium on System Synthesis – ISSS 2002.

A. Shrivastava, P. Biswas, A. Halambi, N. Dutt and A. Nicolau. Energy Efficient Code Generation using rISA. Proceedings of the Asia and South Pacific Design Automation Conference – ASPDAC 2004.

A. Shrivastava, P. Biswas, A. Halambi, N. Dutt and A. Nicolau. An Efficient Compiler Technique for Code Size Reduction using Reduced Bit-width ISAs. Proceedings of the International Conference on Design Automation and Test in Europe – DATE 2002.

A. Shrivastava, P. Biswas, A. Halambi, N. Dutt and A. Nicolau. “Compilation Framework for Code Size Reduction using Reduced Bit-width ISAs”. ACM TODAES: ACM Transactions on Design Automation of Electronic Systems, 2005.

M.R.Guthaus, J.S. Ringenberg, D. Ernst, T.M. Austin, T. Mudge and R.B. Brown, MiBench: A Free, Commercially Representative Embedded Benchmark Suite, 4th Workshop on Workload Characterization, Dec. 2001.

S. Soares and F.R. Wagner. From Classroom to Research: Providing Different Services for Computer Architecture Education. Workshop on Computer Architecture Education, 2007, San Diego, Califórnia.

S. Soares and F.R. Wagner. Design Space Exploration using T&D-Bench. Anais do XVI Symposium on Computer Architecture and High Performance Computing, 2004, Foz do Iguaçu, PR. p. 40-47.

P. Biswas, S. Pasricha, P. Mishra, A. Shrivastava, N. Dutt and A. Nicolau. EXPRESSION. Users Manual. Version 1.0. 2003. Department of Information and Computer Science, University of Califórnia, Irvine. Available at: <http://www.ics.uci.edu/~express/>.