Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos
Resumo
As diversas pesquisas e projetos de chips multiprocessados apontam na direção do uso da cache L2 compartilhada. No entanto, ainda está muito cedo para definir um modelo de compartilhamento à cache L2 que atenda às necessidades de desempenho dos futuros processadores multi-core. O objetivo deste artigo é apresentar resultados do projeto de um chip multiprocessado com vários agrupamentos de núcleos compartilhando a mesma cache L2 sob cargas de trabalho com conjuntos de dados contíguos e não contíguos. Os resultados apresentados mostram que a proximidade dos dados da aplicação paralela exerce forte influência sobre o desempenho nas diversas organizações de agrupamentos de processadores. Para a carga de trabalho com dados contíguos houve um aumento de desempenho de até 0,93% e uma redução na taxa de faltas da cache L2 de até 85,20% para leitura e aumento da taxa de faltas de até 59,07% para escrita. No conjunto de dados não contíguos houve uma degradação do desempenho de até 0,11%, mas com redução na taxa de faltas da cache L2 de até 82% para leitura e aumento na taxa de faltas para escrita de até 62,07%.Referências
B. A. Nayfeh, et al., “The Impact of Shared-Cache Clustering in Small-Scale Shared-Memory Multiprocessors”, 2nd IEEE Symposium on High-Performance Computer Architecture (HPCA), 1996.
B. Sinharoy, et al., “POWER5 system microarchitecture”, IBM J. RES. & DEV, Vol.49 No. 4/5 July/September 2005
Freitas, H. C., Navaux, P. O. A., Chip Multithreading: Conceitos, Arquiteturas e Tendências, Trabalho Individual (TI:1253), Universidade Federal do Rio Grande do Sul (UFRGS), Porto Alegre RS, Brasil, 58p., 2006.
Hennessy, J. L., D. A. Patterson, Arquitetura de Computadores Uma Abordagem Quantitativa, Editora Campus, 3a edição, 2003.
J. E. Smith, G. S. Sohi, “The Microarchitecture of Superscalar Processors”, IEEE, v. 83, No. 12, pp.1609-1624, 1995.
K. Olukotun, et al., “The Case for a Single-Chip Multiprocessor”, International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp.2-11, October 1996.
L. A. Barroso, et al., “Piranha: a scalable architecture based on single-chip multiprocessing” - 27th International Symposium on Computer Architecture (ISCA), pp.282–293, 2000.
L. Spracklen, S.G. Abraham, “Chip Multithreading: Opportunities and Challenges”, International Symposium on High-Performance Computer Architecture (HPCA), pp.248-252, February 2005.
M. D. Marino, “Evaluating the Interconnection Latency Costs on the Performance of a CMP with Multisliced L2”, International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA), Las Vegas, USA, 2006.
M. D. Marino, “L2-cache hierarchical organizations for multi-core architectures”, International Symposium on Parallel and Distributed Processing and Applications (ISPA), Sorrento, Italy, pp.74-83, 2006.
M. D. Marino, “32-core CMP with multi-sliced L2: 2 and 4 cores sharing a L2 slice”, 18th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), Ouro Preto, MG, Brasil, pp.141-150, 2006.
P. Kongetira, et al., “Niagara: a 32-way multithreaded Sparc processor”, IEEE MICRO, v. 25, Issue 2, p. 21-29, March-April 2005.
R. Kumar, et al., “Heterogeneous chip multiprocessors”, IEEE Computer, v. 38, Issue 11, p. 32-38, November 2005.
R. Kumar, V. Zyuban, D.M. Tullsen, “Interconnections in Multi-core Architectures: Understanding Mechanisms, Overheads and Scaling”, 32nd International Symposium on Computer Architecture, pp.408-419, June 2005.
S. C. Woo, et al., “The SPLASH-2 Programs: Characterization and Methodological Considerations”, International Symposium on Computer Architecture (ISCA), Santa Margherita Ligure, Italy, 1995.
Stallings, W., Arquitetura e Organização de Computadores, Pearson / Prentice Hall, 2005.
T. Ungerer, et al., “A Survey of Processors with Explicit Multithreading”, ACM Computing Surveys, Volume 35, Issue 1, pp.29-63, March 2003.
T. Ungerer, et al., “Multithreaded Processors”, The Computer Journal, British Computer Society, v. 45, n. 3, p. 320-348, 2002.
Virtutech, “Simics 3.0 – User Guide for Unix”, Revision 1376, http://www.simics.net, 2007.
Z. Chishti, et al., “Optimizing Replication, Communication, and Capacity Allocation in CMPs”, International Symposium on Computer Architecture, 2005.
B. Sinharoy, et al., “POWER5 system microarchitecture”, IBM J. RES. & DEV, Vol.49 No. 4/5 July/September 2005
Freitas, H. C., Navaux, P. O. A., Chip Multithreading: Conceitos, Arquiteturas e Tendências, Trabalho Individual (TI:1253), Universidade Federal do Rio Grande do Sul (UFRGS), Porto Alegre RS, Brasil, 58p., 2006.
Hennessy, J. L., D. A. Patterson, Arquitetura de Computadores Uma Abordagem Quantitativa, Editora Campus, 3a edição, 2003.
J. E. Smith, G. S. Sohi, “The Microarchitecture of Superscalar Processors”, IEEE, v. 83, No. 12, pp.1609-1624, 1995.
K. Olukotun, et al., “The Case for a Single-Chip Multiprocessor”, International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp.2-11, October 1996.
L. A. Barroso, et al., “Piranha: a scalable architecture based on single-chip multiprocessing” - 27th International Symposium on Computer Architecture (ISCA), pp.282–293, 2000.
L. Spracklen, S.G. Abraham, “Chip Multithreading: Opportunities and Challenges”, International Symposium on High-Performance Computer Architecture (HPCA), pp.248-252, February 2005.
M. D. Marino, “Evaluating the Interconnection Latency Costs on the Performance of a CMP with Multisliced L2”, International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA), Las Vegas, USA, 2006.
M. D. Marino, “L2-cache hierarchical organizations for multi-core architectures”, International Symposium on Parallel and Distributed Processing and Applications (ISPA), Sorrento, Italy, pp.74-83, 2006.
M. D. Marino, “32-core CMP with multi-sliced L2: 2 and 4 cores sharing a L2 slice”, 18th International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD), Ouro Preto, MG, Brasil, pp.141-150, 2006.
P. Kongetira, et al., “Niagara: a 32-way multithreaded Sparc processor”, IEEE MICRO, v. 25, Issue 2, p. 21-29, March-April 2005.
R. Kumar, et al., “Heterogeneous chip multiprocessors”, IEEE Computer, v. 38, Issue 11, p. 32-38, November 2005.
R. Kumar, V. Zyuban, D.M. Tullsen, “Interconnections in Multi-core Architectures: Understanding Mechanisms, Overheads and Scaling”, 32nd International Symposium on Computer Architecture, pp.408-419, June 2005.
S. C. Woo, et al., “The SPLASH-2 Programs: Characterization and Methodological Considerations”, International Symposium on Computer Architecture (ISCA), Santa Margherita Ligure, Italy, 1995.
Stallings, W., Arquitetura e Organização de Computadores, Pearson / Prentice Hall, 2005.
T. Ungerer, et al., “A Survey of Processors with Explicit Multithreading”, ACM Computing Surveys, Volume 35, Issue 1, pp.29-63, March 2003.
T. Ungerer, et al., “Multithreaded Processors”, The Computer Journal, British Computer Society, v. 45, n. 3, p. 320-348, 2002.
Virtutech, “Simics 3.0 – User Guide for Unix”, Revision 1376, http://www.simics.net, 2007.
Z. Chishti, et al., “Optimizing Replication, Communication, and Capacity Allocation in CMPs”, International Symposium on Computer Architecture, 2005.
Publicado
24/10/2007
Como Citar
ALVES, Marco A. Z.; FREITAS, Henrique C.; WAGNER, Flávio R.; NAVAUX, Philippe O. A..
Influência do Compartilhamento de Cache L2 em um Chip Multiprocessado sob Cargas de Trabalho com Conjuntos de Dados Contíguos e Não Contíguos. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 8. , 2007, Gramado.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2007
.
p. 25-32.
DOI: https://doi.org/10.5753/wscad.2007.18749.
