Uma Arquitetura DTSVLIW com Múltiplos Contextos de Execução

• Fernando Líbio L. Almeida UFES
• Alberto F. De Souza UFES

DOI: https://doi.org/10.5753/wscad.2004.19002

Resumo

Este trabalho apresenta um estudo preliminar de uma arquitetura DTSVLIW com múltiplos contextos de execução implementados em hardware. A principal motivação para o desenvolvimento desta arquitetura foi a constatação do grande impacto da latência da hierarquia de memória no desempenho da arquitetura DTSVLIW. Foram abordados os principais aspectos e examinados possíveis critérios de decisão para implementação de uma primeira versão de um simulador para que, através de experimentos, fosse possível avaliar a redução do impacto da latência de memória no desempenho DTSVLIW propiciada por múltiplos contextos de hardware. Nossos resultados mostram a grande influência da organização de caches no desempenho da arquitetura, e a importância de uma análise mais detalhada de diferentes formas de implementação de máquinas DTSVLIW com múltiplos contextos de execução implementados em hardware.

Referências

F. L. L. Almeida, A. F. De Souza, C. D. D. Freitas, N. C. Reis Junior, "O Efeito da Latência no Desempenho da Arquitetura DTSVLIW, Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho- WSCAD'2003, pp. 64-71, São Paulo-SP, 2003.

T. Austin and D. Burger, ".The SimpleScalar Toor Set", Technical Report TR-1342, Computer Science Department, University of Wisconsin-Madison, June 1997.

Compaq Computer Corporation, "Alpha 21264 Microprocessor Hardware Reference Manual", Compaq Computer Corporation, 1999.

S. Davidson, D. Landskov, B. D. Shriver, and P. W. Mallett, "Some Experiments in Local Microcode Compaction for Horizontal Machines", IEEE Transactions on Computers, Vol. C-30, No. 7, pp. 460-477, July 1981.

A. F. de Souza and P. Rounce, "Dynamically Scheduling the Trace Produced during Program Execution into VLIW Instructions", Proceedings of 13th International Parallel Processing Symposium & 10th Symposium on Parallel and Distributed Processing, pp. 248-257, April 1999.

A. F. de Souza, "Integer Performance Evaluation of the Dynamically Trace Scheduled VLIW Architecture", Ph.D. Thesis, Department of Computer Science, University College London, University of London, September 1999.

A. F. de Souza and P. Rounce, "Dynamically Scheduling VLIW Instructions", Journal of Parallel and Distributed Computing 60, pp. 1480-1511, December 2000.

A. F. de Souza and P. Rounce, "lmproving the DTSVLW Performance via Block Compaction", Proceedings of the 13th Symp. on Computer Architecture and High Performance Computing - SBAC-PAD'2001 2001.

Digital Equipment Corporation, "Alpha Architecture Handbook", Digital Equipment Corporation, 1992.

J. A. Fisher, "The VLIW Machine: A Multiprocessor for Compiling Scientific Code", IEEE Computer, p.45-53, 1984.

M. Johnson, "Superscalar Microprocessor Design" Prentice Hall, 1991.

A. J. KleinOsowski and O. J. Lilja, " MinneSPEC: A New SPEC Benchmark Workload for Simulation-Based Computer Architecture Research", Computer Architecture Letters, Volume I, June, 2002.

R. Nair and M. E. Hopkins, "Exploiting Instructions Levei Parallelism in Processors by Caching Scheduled Groups", Proceedings of the 24th Annual International Symposium on Computer Architecture, pp. 13-25, 1997.

D. A. Patterson and J. L Hennessy, "Computer Architecture: A Quantitative Approach, Third Edition" Morgan Kaufmann Publishers, Inc., 2003. '

R. Thekkath, S. J. Eggers, "The Effectiveness of Multiple Hardware Contexts", In Proceedings of the Sixth International Conference on Architectural Support for Programming Languages and Operating Systems, pp. 328-337. ACM Press, October 1994.

O. M. Tullsen, S. J. Eggers, and H. M. Levy, "Simultaneus multithreading: Maximizing on-chip parallelism, Proceedings of the 22nd Annual International Symposium on Computer Architecture, pp. 392-403 June 22-24, 1995.