Simulador de NoCs modelado como um SMA

  • Gustavo L. Lima FURG
  • Nelson F. Traversi FURG
  • Odorico M. Mendizabal FURG
  • Cristina Meinhardt UFSC
  • Diana F. Adamatti FURG
  • Eduardo W. Brião IFRS

Resumo


Este trabalho apresenta o desenvolvimento de um simulador de NoCs modelado como um sistema multiagente. Nocs melhoram a transmissão de mensagens em SoCs. Este simulador visa proporcionar ao usuário um ambiente com alto grau de abstração para simulação de uma NoC, permitindo definir o número de mensagens, pacotes e velocidade de transmissão entre os roteadores, assim facilitando a modelagem de novos sistemas. Além disso, o simulador calcula a carga nos roteadores, o número de mensagens que passaram por cada roteador e o número de mensagens perdidas, permitindo observar parâmetros da simulação em tempo real. Como estudo de caso, foi modelado e analisado o protocolo de roteamento XY.

Referências

ALALAKI, M.; AGYEMAN, M. A Study of Recent Contribution on Simulation Tools for Network-on-Chip (NoC), International Journal of Cumpter Systems, vol. 11 no.4, 2017.

ALI, M. et. al. Using the NS-2 Network Simulator for Evaluating Network on Chips (NoC), in International Conference on Emerging Technologies, 2006, pp. 506 - 512.

BRIAO, E. W. Métodos de Exploração de Espaço de Projeto em Tempo de Execução em Sistemas Embarcados de Tempo Real Soft Baseados em Redes-em-Chip. Tese de doutorado (Ciência da Computação). UFRGS. Porto Alegre. 2008.

BEN, A.; SAOUD, S. A Survey of Network-On-Chip Tools, International Journal of Advanced Computer Science and Applications, vol. 4 no. 9, 2013.

CARARA, E. A. Uma exploração arquitetural de redes intra-chip com topologia malha e modo de chaveamento Wormhole. Trabalho de Conclusão de Curso, 2004.

CARDOZO, E.; MAGALHÃES, M.F. Redes de computadores: modelo OSI, 2012. Disponível em: [link]. Acesso em: ago. 2017.

CATANIA, V. et. al. Noxim: An Open, Extensible and Cycle-accurate Network on Chip Simulator, in Application-specific Systems, Architectures and Processors (ASAP), 2015 IEEE 26th International Conference on, Toronto, 2015.

HEMANI, A. et. al. Network on chip: An architecture for billion transistor era. In: IEEE NORCHIP CONFERENCE, 2000. Procceding... [S.1.:s.n.], 2000.

HENNESSY, J. L.; PATTERSON, D. A. Arquitetura de Computadores: Uma abordagem quantitativa. Elsevier, 4 edition, 2008.

HENNESSY, J. L.; PATTERSON, D. A. Organização e Projeto de Computadores – A Interface Hardware Software. 3 edition, 2005.

LIS, M. et. al. DARSIM: a parallel cycle-level NoC simulator, in IEEE Asian SolidState, Circuits Conference, Saint Malo, 2010. NS-2 website. Available: [link], 2007.

NUNES, C. A. K. Uma estratégia para redução de congestionamento em sistemas multiprocessadores baseados em NOC. 2015. Dissertação (Mestrado em Ciência da Computação). Centro de Informática, UFPE, Pernambuco.

TOPÎRCEANU, A. Networks On Chip, 2013. Disponível em: [link]. Acesso em: ago. 2017.

WILENSKY, U. (1999). NetLogo. [link]. Center for Connected Learning and Computer-Based Modeling, Northwestern University, Evanston, IL.
Publicado
02/05/2018
LIMA, Gustavo L.; TRAVERSI, Nelson F.; MENDIZABAL, Odorico M.; MEINHARDT, Cristina; ADAMATTI, Diana F.; BRIÃO, Eduardo W.. Simulador de NoCs modelado como um SMA. In: WORKSHOP-ESCOLA DE SISTEMAS DE AGENTES, SEUS AMBIENTES E APLICAÇÕES (WESAAC), 12. , 2018, Fortaleza/CE. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2018 . p. 167-178. ISSN 2326-5434. DOI: https://doi.org/10.5753/wesaac.2018.33264.