Reconfigurando e selecionando conjuntos de instruções em uma arquitetura microprogramada

  • Leonardo Augusto Casillo UFERSA
  • Ivan Saraiva Silva UFPI

Resumo


Os processadores RISP (Reconfigurable Instruction Set Processors) são um subconjunto dos processadores reconfiguráveis, que executam instruções fixas, assim como processadores de propósito gerais, e instruções personalizadas implementadas sob uma lógica reconfigurável. Este trabalho mostra o desenvolvimento de um RISP microprogramado que suporta diferentes conjuntos de instruções em uma mesma unidade de controle e a capacidade de receber e executar novas instruções em tempo de execução utilizando uma unidade de reconfiguração acoplada. Esta reconfiguração dinâmica e a seleção de diferentes padrões de instruções fornecem flexibilidade na realização de aplicações e permitem uma expansão do conjunto de instruções, sem a necessidade de reconfigurar o o caminho de dados da microarquitetura. Este trabalho também apresenta resultados de desempenho relacionados com a quantidade de ciclos de relógio na execução de uma aplicação simples contendo instruções reconfiguradas.

Palavras-chave: RISP, arquiteturas microprogramadas, conjuntos de instruções, reconfiguração de instruções

Referências

A. M. Adário, S. Bampi, R. P. Jacobi, “Reconfigurable architectures”. In: UFRGS Microelectronics Seminar. Porto Alegre, RS, Brasil.1997. p. 133–136. ISBN T.I. - 650 - CPGCC.

F. Barat, P. Lauwereins, "Reconfigurable Instruction Set Processors: A Survey", in: RSP ’00: Proceedings of the 11th IEEE International Workshop on Rapid System Prototyping (RSP 2000). Washington, DC, USA: IEEE Computer Society, 2000. p. 168. ISBN 0-7695-0668-2.

L. H. Moller, F. G. Moraes, N. L. Calazans, "Processadores Reconfiguráveis: estado da arte". In: XI Workshop Iberchip, 2005, Salvador. Brasil.

P. M. Athanas,, H. F. Silverman, "Processor Reconfiguration Through Instruction-Set Metamorphosis". IEEE Computer, Vol. 26, no. 3 pp.11-18. 1993

R. Razdan, M. D. Smith, "A high-performance microarchitecture with hardware programmable functional units". In: MICRO 27: Proceedings of the 27th annual international symposium on Microarchitecture. New York, NY, USA: ACM Press, 1994. p. 172–180. ISBN 0-89791-707-3

M. Wirthlin, B. Hutchings,. “A Dynamic Instruction Set Computer”. In: FPGAs for Custom Computing Machines (FCCM), 1995, pp. 99-107.

R. Wittig, P. Chow, “OneChip: an FPGA Processor with Reconfigurable Logic”. In: FPGAs for Custom Computing Machines (FCCM), 1996, pp. 126-135.

S. Hauck, T. Fry, M. Hosler, J. Kao. “The Chimaera Reconfigurable Functional Unit”. In: FPGAs for Custom Computing Machines (FCCM), 1997, pp. 87-96.

J. Hauser, J. Wawrzynek, “Garp: a MIPS Processor with a Reconfigurable Coprocessor”. In: FPGAs for Custom Computing Machines (FCCM), 1997, pp. 12-21.

H. Singh, G. Lu, E. Filho, R. Maestre, M. Lee, F. Kurdahi, and N. Bagherzadeh. "MorphoSys: case study of a reconfigurable computing system targeting multimedia applications". 2000. In Proceedings of the 37th Annual Design Automation Conference (DAC '00). ACM, New York, NY, USA, 573-578.

R. Hartenstein, R. Kress, “A Datapath Synthesis System for the Reconfigurable Datapath Architecture”. In: Asia and South Pacific Design Automation Conference (ASP-DAC), 1995, pp. 479-484.

E. Mirsky, A. DeHon, “MATRIX: A Reconfigurable Computing Architecture with Configurable Instruction Distribution and Deployable Resources”. In: FPGAs for Custom Computing Machines (FCCM), 1996, pp. 157-166.

J. Becker, T. Piontek, M. Glesner, “DReAM: A Dynamically Reconfigurable Architecture for Future Mobile Communications Applications”. In: Field Programable Logic and Applications (FPL), 2000, pp. 312-321.

F.G. Moraes and N. L. V. Calazans. "R8 Processor Architecture and Organization Soecification and Desine Guidelines". 2003. disp. em http://www.inf.pucrs.br/~gaph/Projects/R8/public/R8_arq_spec_eng.pdf

A. Azevedo, R. Soares and I. S. Silva. "A New Hybrid Parallel/Reconfigurable Architecture: The X4CP32”. SBCCI, page 225-230. IEEE Computer Society, 2003.

A. Mihal, S. Weber, K., Keutzer." Sub-RISC processors". In P. Ienne and R. Leupers, editors, Customizable Embedded Processors: Design Technologies and Applications, chapter 13. Elsevier, 2006

A. S. Tanenbaum, "Organização Estruturada de Computadores", 5ª Edição, Pearson Prentice Hall, São Paulo, Brasil.
Publicado
23/10/2013
Como Citar

Selecione um Formato
CASILLO, Leonardo Augusto; SILVA, Ivan Saraiva. Reconfigurando e selecionando conjuntos de instruções em uma arquitetura microprogramada. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (WSCAD), 14. , 2013, Porto de Galinhas - PE. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2013 . p. 52-59. DOI: https://doi.org/10.5753/wscad.2013.16773.