Análise de Performance de Crossbar Switch com a Utilização de HDL
Resumo
Uma forma de aumentar o desempenho de sistemas computacionais é a utilização de diversas unidades de processamento interconectadas. Os sistemas multiprocessadores, como são denominados, têm sua performance influenciada por diversos fatores, entre eles a rede de interconexão, responsável pela comunicação entre as unidades de processamento. Tal rede pode possuir diversas topologias, sendo uma das mais utilizadas a rede multiestágio, que possui diversas fases de chaves roteadoras, responsáveis pelo direcionamento das mensagens. Tais chaves, as Crossbar Switches, também são responsáveis pelo armazenamento temporário de pacotes que não podem ser imediatamente enviados. Neste contexto, o presente trabalho se propõe a investigar o elemento básico de roteamento de redes de interconexão, a crossbar switch, investigando-o e submetendo-o a diferentes análises utilizando a Linguagem de Descrição de Hardware VHDL.
Referências
C. Wu, M. J. Lee, “Performance Analysis of Multistage Interconnection Network Configuration and Operation”, IEEE Transaction On Computers, Vol. 41, 1992, pp.18-27.
H. El-Rewini, M. Abd-El-Barr, Advanced Computer Architecture and Parallel Processing, John Wiley and Sons, 2ª Edição, 2005.
J. Kitowski, Review of Parallel Computer Architectures. Institute of Computer Science. Polônia, 1997. Disponível em
J. P. Uyemura, Sistemas Digitais: Uma Abordagem Integrada, Pioneira Thomson Learning, 2002.
V. Singhal, R. Lê, High-Speed Buffered Crossbar Switch Design Using Virtex-EM devices, Xilinx, 2000. 7 pp.
A. A. Sagahyroon, “From AHPL to VHDL: A Course in Hardware Description Languages”, IEEE Transactions on Education, Volume 43, Edição 4, 2000, pp. 449-454.
V. A. Pedroni, “Teaching Design-Oriented VHDL”, IEEE International Conference on Microeletronic Systems Education, Edição 1, 2003. pp. 6-7.
J. O. Hanblem, “A VHDL Synthesis Model of The MIPS Processor For Use In Computer Architecture Laboratories”, IEEE Transactions On Education, Volume 40, Edição 4, 1997. 10 pp.
D. Tutsh, G. Hommel, “Performance of Buffered Multistage Interconnection Networks in Case of Packet Multicasting”, Proceedings of Advances in Parallel and Distributed Computing, 1997. pp. 50-57.
C.P. Kruskal, M. Snir, “The Performance of Multistage networks for Multiprocessors”, IEEE Transactions on Computer, Volume C-32, Edição 12, 1983. pp. 1091-1098.
D. Blumrich, et al, “Design and Analysis of the BlueGene/L Torus Interconnection Network”, IBM Research Report, 2003.
G. Kornaros, “A Buffered Crossbar Switch Fabric Utilizing Shared Memory”, Proceedings of the 9th EUROMICRO Conference on Digital System Design, 2006. pp.180-188.
D. G. Simos, “Design of a 32x32 Variable-Packet-Size Buffered Crossbar Switch Chip”, Tese de Mestrado. Departamento de Ciência da Computação, Universidade de Creta, Grécia, 2004. 102 pp.
S. Koh, “VHDL Modeling of Optoeletronic Interconnect Networks”, Analog Integrated Circuits and Signal Processing, Volume 16, Edição 2, 1998. pp. 111-119.
H. C. Freitas, C. A. Martins, “Chave Crossbar Reconfigurável para Implementação Dinâmica de Topologias em Redes de Interconexão, V Workshop em Sistemas Computacionais de Alto Desempenho, 2004. pp. 74-81.
VHDL Simili Tool Set, versão 3.0. Fabricado por SymphonyEDA, abril de 2005. Disponível em. Acesso em abril de 2006.
W. J. Dally, B. Towles, Principals and Practices of Interconnection Networks, Morgan Kaufmann, 3ª Edição, 2003. 550 pp.
S. S. Mneimneh, et al, “On Scheduling Using Parallel Input-Output Queued 11111111111 Switches with no Speedup”, Proceedings of IEEE Workshop on High Performance Switching and Routing, 2001. pp. 317-323.
C. L. Wu, T. Y. Feng, “The Universality of The Shuffle-Exchange Network”, IEEE Transactions on Computers, Volume C-30, Edição 5, 1981. pp. 324-332.
M. Ould-Khaoua, G. Min, “Circuit Switching: An Analysis for K-Ary N-Cubes With Virtual Channels”, IEEE Proceedings – Computers and Digital Techniques, Volume 148, Edição 6, Novembro de 2001, pp. 215-219.
P. Kermani, L. Kleinrock, “Virtual Cut-Through: A New Computer Communication Switching Technique”, Computer Networks, Volume 3, 1979. pp.267-286.
P. Kitsos, et al, “A Reconfigurable Linear Feedback Shift Register (LFSR) for the Blootooth System”, Proceedings of the 8th IEEE International Conference on Eletronics, Circuits and System, 2000. pp. 991-994.
H. El-Rewini, M. Abd-El-Barr, Advanced Computer Architecture and Parallel Processing, John Wiley and Sons, 2ª Edição, 2005.
J. Kitowski, Review of Parallel Computer Architectures. Institute of Computer Science. Polônia, 1997. Disponível em
J. P. Uyemura, Sistemas Digitais: Uma Abordagem Integrada, Pioneira Thomson Learning, 2002.
V. Singhal, R. Lê, High-Speed Buffered Crossbar Switch Design Using Virtex-EM devices, Xilinx, 2000. 7 pp.
A. A. Sagahyroon, “From AHPL to VHDL: A Course in Hardware Description Languages”, IEEE Transactions on Education, Volume 43, Edição 4, 2000, pp. 449-454.
V. A. Pedroni, “Teaching Design-Oriented VHDL”, IEEE International Conference on Microeletronic Systems Education, Edição 1, 2003. pp. 6-7.
J. O. Hanblem, “A VHDL Synthesis Model of The MIPS Processor For Use In Computer Architecture Laboratories”, IEEE Transactions On Education, Volume 40, Edição 4, 1997. 10 pp.
D. Tutsh, G. Hommel, “Performance of Buffered Multistage Interconnection Networks in Case of Packet Multicasting”, Proceedings of Advances in Parallel and Distributed Computing, 1997. pp. 50-57.
C.P. Kruskal, M. Snir, “The Performance of Multistage networks for Multiprocessors”, IEEE Transactions on Computer, Volume C-32, Edição 12, 1983. pp. 1091-1098.
D. Blumrich, et al, “Design and Analysis of the BlueGene/L Torus Interconnection Network”, IBM Research Report, 2003.
G. Kornaros, “A Buffered Crossbar Switch Fabric Utilizing Shared Memory”, Proceedings of the 9th EUROMICRO Conference on Digital System Design, 2006. pp.180-188.
D. G. Simos, “Design of a 32x32 Variable-Packet-Size Buffered Crossbar Switch Chip”, Tese de Mestrado. Departamento de Ciência da Computação, Universidade de Creta, Grécia, 2004. 102 pp.
S. Koh, “VHDL Modeling of Optoeletronic Interconnect Networks”, Analog Integrated Circuits and Signal Processing, Volume 16, Edição 2, 1998. pp. 111-119.
H. C. Freitas, C. A. Martins, “Chave Crossbar Reconfigurável para Implementação Dinâmica de Topologias em Redes de Interconexão, V Workshop em Sistemas Computacionais de Alto Desempenho, 2004. pp. 74-81.
VHDL Simili Tool Set, versão 3.0. Fabricado por SymphonyEDA, abril de 2005. Disponível em
W. J. Dally, B. Towles, Principals and Practices of Interconnection Networks, Morgan Kaufmann, 3ª Edição, 2003. 550 pp.
S. S. Mneimneh, et al, “On Scheduling Using Parallel Input-Output Queued 11111111111 Switches with no Speedup”, Proceedings of IEEE Workshop on High Performance Switching and Routing, 2001. pp. 317-323.
C. L. Wu, T. Y. Feng, “The Universality of The Shuffle-Exchange Network”, IEEE Transactions on Computers, Volume C-30, Edição 5, 1981. pp. 324-332.
M. Ould-Khaoua, G. Min, “Circuit Switching: An Analysis for K-Ary N-Cubes With Virtual Channels”, IEEE Proceedings – Computers and Digital Techniques, Volume 148, Edição 6, Novembro de 2001, pp. 215-219.
P. Kermani, L. Kleinrock, “Virtual Cut-Through: A New Computer Communication Switching Technique”, Computer Networks, Volume 3, 1979. pp.267-286.
P. Kitsos, et al, “A Reconfigurable Linear Feedback Shift Register (LFSR) for the Blootooth System”, Proceedings of the 8th IEEE International Conference on Eletronics, Circuits and System, 2000. pp. 991-994.
Publicado
24/10/2007
Como Citar
GONÇALVES JUNIOR, Nelson A.; SILVA, Renata C. Lopes da; GONÇALVES, Ronaldo A. L.; MARTINI, João Angelo.
Análise de Performance de Crossbar Switch com a Utilização de HDL. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 8. , 2007, Gramado.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2007
.
p. 17-24.
DOI: https://doi.org/10.5753/wscad.2007.18748.
