Inserção Automática de Técnicas de Tolerância a Falhas em Descrições VHDL

  • Ana Carla dos Oliveira Santos UFPE
  • Sérgio Vanderlei Cavalcante UFPE

Resumo


À medida que os usuários dependem mais do desempenho de máquinas, uma falha no funcionamento destas causa um prejuízo mais visível e mais grave. O uso de técnicas de tolerância a falhas pode aumentar a confiabilidade dos sistemas amenizando, assim, esse problema. Esse documento apresenta o desenvolvimento de uma ferramenta para inserir técnicas de tolerância a falhas em sistemas de hardware descritos em VHDL.

Referências

Pradhan, D. K.; FAULT-TOLERANT COMPUTER SYSTEM DESIGN. Prentice Hall 1996.

Vahid, F.; Givargis, T. EMBEDDED SYSTEM DESIGN: A UNIFIED HARDWARE/SOFTWARE APPROACH. Department of Computer Science and Engineering-University of California, 1999.

Avizienis, A. TOWARD SYSTEMATIC DESIGN OF FAULT TOLERANT SYSTEMS. IEEE Computer, 30, No. 4 (1997), 51-58.

Jenn, E.; Arlat J.; Rimen, M.; Ohlsson, J.; Karlsson, J. FAULT INJECTION INTO VHDL MODELS: THE MEFISTO TOOL. FTCS-24, pp. 66 – 75. IEEE, 1994.

Kim, K.; Tront, J.G.; Ha, D.S. AUTOMATIC INSERTION OF BIST HARDWARE USING VHDL. IEEE Design Automation Conference, pp. 9 – 15. IEEE, 1988.
Publicado
21/05/2002
SANTOS, Ana Carla dos Oliveira; CAVALCANTE, Sérgio Vanderlei. Inserção Automática de Técnicas de Tolerância a Falhas em Descrições VHDL. In: WORKSHOP DE TESTES E TOLERÂNCIA A FALHAS (WTF), 3. , 2002, Búzios/RJ. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2002 . p. 1-8. ISSN 2595-2684. DOI: https://doi.org/10.5753/wtf.2002.23396.