Avaliação de Desempenho, Consumo de Energia e Gerenciadores de Frequência em Sistemas Transacionais
Resumo
Empresas como a IBM e Intel adicionaram suporte em hardware para memória transacional em seus últimos processadores. Semelhante às pesquisas iniciais com memória transacional em software, análises preliminares conduzidas com o suporte em hardware focaram na avaliação do tempo de execução. Dada a importância do consumo de energia em sistemas computacionais modernos, é vital que também sejam avaliados seu comportamento e respectiva correlação desempenho/energia. Com isso em mente, este trabalho avalia não apenas o tempo de execução, mas também o consumo de energia de uma implementação em software de memória transacional e o novo suporte em hardware presente no processador Haswell da Intel. Além disso, este artigo também avalia o impacto de cinco gerenciadores de frequência presentes no kernel do Linux, observando ganhos em EDP (Produto Energia-Latência) de até 20% em 2 de 8 aplicações estudadas.
Referências
Baldassin, A., de Carvalho, J. P. L., and Azevedo, R. (2013). Reavaliando a eficiência energética de memória transacional em processadores convencionais. In Anais do XIV Simpósio em Sistemas Computacionais (WSCAD-SSC), pages 69–76.
Baldassin, A., de Carvalho, J. P. L., Garcia, L. A. G., and Azevedo, R. (2012). Energyperformance tradeoffs in software transactional memory. In Proceedings of the 2012 IEEE 24th International Symposium on Computer Architecture and High Performance Computing, pages 147–154.
Barroso, L. A. and Holzle, U. (2007). The case for energy-proportional computing. IEEE Computer, 40(12):33–37.
David, H., Gorbatov, E., Hanebutte, U. R., Khanna, R., and Le, C. (2010). RAPL: memory power estimation and capping. In Proceedings of the 16th ACM/IEEE international symposium on Low power electronics and design, pages 189–194.
Felber, P., Fetzer, C., and Riegel, T. (2008). Dynamic performance tuning of word-based software transactional memory. In Proceedings of the 13th Symposium on Principles and Practice of Parallel Programming, pages 237–246.
Firasta, N., Buxton, M., Nasri, K., and Kuo, S. (2008). Intel R AVX: New Frontiers in Performance Improvements and Energy Efficiency.
Harris, T., Larus, J., and Rajwar, R. (2010). Transactional Memory. Morgan & Claypool Publishers, 2 edition.
Herlihy, M. and Moss, J. E. B. (1993). Transactional memory: Architectural support for lockfree data structures. In Proceedings of the 20th Annual International Symposium on Computer Architecture, pages 289–300.
Macken, P., Degrauwe, M., Van Paemel, M., and Oguey, H. (1990). A voltage reduction technique for digital systems. In Solid-State Circuits Conference, 1990. Digest of Technical Papers. 37th ISSCC., 1990 IEEE International, pages 238–239. IEEE.
Minh, C. C., Chung, J., Kozyrakis, C., and Olukotun, K. (2008). STAMP: Stanford Transactional Applications for Multi-Processing. In Proceedings of the IEEE International Symposium on Workload Characterization, pages 35–46.
Moore, G. E. (1965). Cramming more components onto integrated circuits. Electronics, pages 114–117.
Sutter, H. and Larus, J. (2005). Software and the concurrency revolution. Queue, 3(7):54–62.
Wang, A., Gaudet,M.,Wu, P., Amaral, J. N., Ohmacht,M., Barton, C., Silvera, R., andMichael, M. (2012). Evaluation of Blue Gene/Q hardware support for transactional memories. In Proceedings of the 21st International Conference on Parallel Architectures and Compilation Techniques, pages 127–136.
