A1CSAH: um Somador Rápido de Alta Eficiência Energética
Resumo
O projeto de dispositivos portáteis alimentados por baterias requer o uso de somadores rápidos e energeticamente eficientes. Apesar de existirem muitas arquiteturas de somadores, poucas delas podem ser sintetizadas em um fluxo standard-cells. Este artigo apresenta o A1CSAH, uma nova arquitetura de somador rápido energeticamente eficiente. O A1CSAH, juntamente com outras arquiteturas (tais como CRA, CSA e A1CSA), foram sintetizados para a biblioteca standard-cells de 45nm. Os resultados da síntese lógica mostram que o A1CSAH é, em média, 10,8% mais rápidos e 3,4% mais eficiente do que o CLA, o que o torna uma excelente opção de somador rápido.
Referências
Bedrij, O. J. (1962) “Carry-Select Adder”, In: IRE Transactions on Electronic Computers, n. 11, p. 340–346.
Chang, T. Y. e Hsiao, M. J. (1998) “Carry-Select Adder Using Single Ripple-Carry Adder”, In: Electronics Letters, v. 34, n. 12, p. 2101–2103.
Hwang, K. (1979) “Computer Arithmetic: Principles, architecture, and design”, New York, John Wiley & Sons.
Mesquita, E. et al. (2007) “RIC Fast Adder and its SET-Tolerant Implementation in FPGAs”, In: IEEE International Conference on Field Programmable Logic and Applications, pp. 638–641.
Monteiro, J., Güntzel, J. L., Agostini, L. (2011) "A1CSA: An Energy-Efficient Fast Adder Architecture for Cell-Based VLSI Design", In: IEEE International Conference on Electronics, Circuits and Systems, 18, Beirut, 11-14 Dec., 2011. pp. 442-445.
Oklobdzija, V. G. (2001) “Speed VLSI Arithmetic Units: Adders and Multipliers”, In: Design of High-Performance Microprocessor Circuits, USA: IEEE Press.
Rabaey, J. M., Chandrakasan, A. e Nikolic, B. (2003) “Digital Integrated Circuits: A Design Perspective”, Second edition, USA: Prentice Hall.
Takagi, N. et al. (2007) "Adders" In: Chen, W.-K. (Ed.). The VLSI handbook. Second edition. USA: CRP Press - Taylor e Francis Group.
Vahid, Frank (2006). "Digital Design", Danvers, MA: John Wiley & Sons, Inc.
Weinberger, A. e Smith, J. L. (1958) “A Logic for High-Speed Addition”, In: National Bureau of Standards, v. 591, p. 47–56.
Synopsys, (2009) “Synopsys's Design Compiler User Guide”, Versão C-2009.06.
Chang, T. Y. e Hsiao, M. J. (1998) “Carry-Select Adder Using Single Ripple-Carry Adder”, In: Electronics Letters, v. 34, n. 12, p. 2101–2103.
Hwang, K. (1979) “Computer Arithmetic: Principles, architecture, and design”, New York, John Wiley & Sons.
Mesquita, E. et al. (2007) “RIC Fast Adder and its SET-Tolerant Implementation in FPGAs”, In: IEEE International Conference on Field Programmable Logic and Applications, pp. 638–641.
Monteiro, J., Güntzel, J. L., Agostini, L. (2011) "A1CSA: An Energy-Efficient Fast Adder Architecture for Cell-Based VLSI Design", In: IEEE International Conference on Electronics, Circuits and Systems, 18, Beirut, 11-14 Dec., 2011. pp. 442-445.
Oklobdzija, V. G. (2001) “Speed VLSI Arithmetic Units: Adders and Multipliers”, In: Design of High-Performance Microprocessor Circuits, USA: IEEE Press.
Rabaey, J. M., Chandrakasan, A. e Nikolic, B. (2003) “Digital Integrated Circuits: A Design Perspective”, Second edition, USA: Prentice Hall.
Takagi, N. et al. (2007) "Adders" In: Chen, W.-K. (Ed.). The VLSI handbook. Second edition. USA: CRP Press - Taylor e Francis Group.
Vahid, Frank (2006). "Digital Design", Danvers, MA: John Wiley & Sons, Inc.
Weinberger, A. e Smith, J. L. (1958) “A Logic for High-Speed Addition”, In: National Bureau of Standards, v. 591, p. 47–56.
Synopsys, (2009) “Synopsys's Design Compiler User Guide”, Versão C-2009.06.
Publicado
16/07/2012
Como Citar
MONTEIRO, Jucemar; AGOSTINI, Luciano; GÜNTZELL, José Luís.
A1CSAH: um Somador Rápido de Alta Eficiência Energética. In: CONCURSO DE TRABALHOS DE INICIAÇÃO CIENTÍFICA DA SBC (CTIC-SBC), 31. , 2012, Curitiba/PR.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2012
.
p. 1-10.
