Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar

  • Carlos Marcelo Dias Pazos UFPE
  • Claúdia Ma. Ribeiro Azevedo UFPE
  • Márcia de Barros Correia UFPE

Resumo


Este trabalho apresenta um Processador de Aritmetica Intervalar que explora o paralelismo inerente as operações sobre intervalos. Este processador e reconfigurável para tratar operações de Produto Escalar com máxima exatidão usando técnicas da Aritmética Computacional Avançada. A implementação do processador é baseada em tecnologia Bit-Slice e microprogramação.

Referências

S.S.A. Montenegro, G.C. Vasconcelos & N.C.L Vieira. A Arquitetura de um Processador de Aritmética de Intervalos. Anais do IX Congresso da SBC, Uberlândia, 1989.

D. Florissi & M.B. Correia. Métodos Existentes para a Implementação do Produto Escalar com Máxima Exatidão e uma Arquitetura para Microcomputadores. Anais do IX Congresso da SBC, Uberlândia, 1989.

Am2900 Family Data Book. Advanced Micro Devices, 1983.

PASCAL-SC, Information Manual and Floppy Disks.

U.W. Kulish & W.L. Miranker. A New Approach to Scientific Computation. Proceedings of the Symposium on A New Approach to Scientific Computation. Academic Press, New York, 1982.

G.J. Myers. Digital Sustem Design with LSI Bit-Slice Logic. Wiley - Interscience, New York, 1980.

D. Florissi. Implementação de um Co-processador de Suporte à Aritmética Computacional Avançada e à Aritmética de Intervalos. Dissertação de Mestrado. Universidade Federal de Pernambuco, 1989.
Publicado
07/11/1990
PAZOS, Carlos Marcelo Dias; AZEVEDO, Claúdia Ma. Ribeiro; CORREIA, Márcia de Barros. Arquitetura de um Processador de Aritmética Intervalar Configurável como Processador de Produto Escalar. In: INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING (SBAC-PAD), 3. , 1990, Rio de Janeiro/RJ. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 1990 . p. 50-64. DOI: https://doi.org/10.5753/sbac-pad.1990.23108.