CREsT - Uma Ferramenta para o Auxílio do Ensino de Confiabilidade em Circuitos Digitais

• Laura Quevedo Jurgina Universidade Federal de Pelotas
• Matheus F. Pontes Universidade Federal de Pelotas
• Clayton R. Farias Universidade Federal do Rio Grande
• Guilherme Manske Universidade Federal de Pelotas
• Rafael B. Schvittz Universidade Federal do Rio Grande
• Paulo F. Butzen Universidade Federal do Rio Grande do Sul
• Leomar Soares Rosa Júnior Universidade Federal de Pelotas

DOI: https://doi.org/10.5753/sbie.2021.218522

Resumo

Este trabalho descreve a ferramenta CREsT, desenvolvida para dar suporte ao ensino de confiabilidade em circuitos digitais. A confiabilidade deve ser levada em consideração na arquitetura de circuitos e está presente nas discussões mais recentes da área. Entretanto, sua complexidade é uma barreira para que seu estudo seja incorporado em sala de aula. Neste contexto, o CREsT foi construído. O software foi avaliado em sala de aula, com um grupo de 33 alunos da disciplina de Concepção de Circuitos Integrados e teve resposta positiva e bem recebida pela comunidade, indicando o sucesso no objetivo da ferramenta.

Palavras-chave: Ensino de Confiabilidade, Circuitos Digitais, Ferramenta

Referências

Abbasinasab A. and Marek-Sadowska M., "RAIN: A Tool for Reliability Assessment of Interconnect Networks - Physics to Software," 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC), 2018, pp. 1-6, doi: 10.1109/DAC.2018.8465800.

ABC. (2021). ABC: A System for Sequential Synthesis and Verification from Berkeley Logic Synthesis and Verification Group. http://people.eecs.berkeley.edu/~alanmi/abc/abc.htm. Julho.

Aguiar, Y. Q., Zimpeck, A. L., Meinhardt, C., & Reis, R. (2016). Permanent and single event transient faults reliability evaluation EDA tool. Microelectronics Reliability, 64, 63-67.

Cadence. (2021). Cadence PSpice. https://www.pspice.com/. Julho.

Correia, K. S. M., Fook, K. D., & Sá, E de J.V. (2018). LogEasy++: Uma Ferramenta para ensino de aprendizagem personalizável utilizando Gamificação. In: Anais do XXIX Simpósio Brasileiro de Informática da Educação, (pp. 575-584). Porto Alegre: SBC.

Costa, A. V., Silva, A., Fernandes, S., & Macedo, F. T. de. (2018). MOSS - Uma Ferramenta para o Auxílio do Ensino de Sistemas Operacionais. In: Anais do XXIX Simpósio Brasileiro de Informática da Educação, (pp. 755-764). Porto Alegre: SBC.

Dudie. (2019). Logical Gates - Apps para Android no Google Play. https://play.google.com/store/apps/details?id=com.Logic.gate_Xor.en, Junho.

Finkelstein, M. Failure rate modelling for reliability and risk: Springer Science & Business Media, 2008.

Franco, D. T.; Vasconcelos, M. C.; Naniver, L.; NAVINER, J.-F. Reliability analysis of logic circuits based on signal probability. In: electronics, circuits and systems, 2008. ICECS 2008. 15th IEEE International Conference on, 2008. p.670–673.

Hasan, O.; Patel, J.; Tahar, S. Formal reliability analysis of combinational circuits using theorem proving. Journal of Applied Logic, [S.l.], v.9, n.1, p.41–60, 2011.

Intel. (2021). Quartus II. https://fpgasoftware.intel.com/13.0sp1/. Julho.

Junior, O., Aguiar, Y., & de Moura, H. (2020). Taxonomia para Avaliação de Recursos Digitais de Aprendizagem: Proposição e Análise da Adequação por Especialistas. In: Anais do XXXI Simpósio Brasileiro de Informática na Educação, (pp. 232-241). Porto Alegre: SBC.

Jurgina, L., Zanandrea, R., Rosa Júnior, L., & Marques, F. (2020). LogicFlow: Uma Ferramenta Para o Auxílio de Ensino-aprendizagem de Circuitos Digitais. In: Anais do XXXI Simpósio Brasileiro de Informática na Educação, (pp. 322-331). Porto Alegre: SBC.

Kajory. (2019). Logic Simulator Pro - Apps para Android no Google Play. [link]. Julho.

Karnaugh, M. (1953). The map method for synthesis of combinational logic circuits, Trans. AIEE, Commun. & Electron., vol. 72, no. 1, pp 593-598.

Klock, C. E.; Ribas, R. P.;Reis,A. I. (2010). Karma:um ambiente para o aprendizado de síntese de funções Booleanas. Revista Brasileira de Informática na Educação, vol. 18, n. 2, pp. 33-43.

Kyriazis, Dimosthenis, and Theodora Varvarigou. "Smart, autonomous and reliable Internet of Things." Procedia Computer Science 21 (2013): 442-448.

Lala, P. K. Self-checking and fault-tolerant digital design: Morgan Kaufmann, 2001.

Martín-Lloret P. et al., "CASE: A reliability simulation tool for analog ICs," 2017 14th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), 2017, pp. 1-4, doi: 10.1109/SMACD.2017.7981588.

Monteiro, E. D., Rivero, L., & Barreto, R. (2018). Uma Ferramenta de Suporte ao Ensino de Modelagem de Sistemas Distribuídos Críticos: Uma Experiência Prática. In Anais do XXIX Simpósio Brasileiro de Informática na Educação (pp. 218-227). Porto Alegre: SBC.

Patel, K.; Hayes, J.; Markov, I. Evaluating circuit reliability under probabilistic gate-level fault models. Proceedings of the International Workshop on Logic and Synthesis, p.59–64, 2003.

Pontes, M. F.; Butzen, P. F.; Schvittz, R. B.; Rosa, S. L.; Feanco, D. T. The Suitability of the SPR-MP Method to Evaluate the Reliability of Logic Circuits. In: IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p.433-436.

Rahimi, Abbas, Luca Benini, and Rajesh K. Gupta. "Variability mitigation in nanometer CMOS integrated systems: A survey of techniques from circuits to software." Proceedings of the IEEE 104.7 (2016): 1410-1448.

Sethi, Pallavi, and Smruti R. Sarangi. "Internet of things: architectures, protocols, and applications." Journal of Electrical and Computer Engineering 2017 (2017).

Wollschlaeger, Martin, Thilo Sauter, and Juergen Jasperneite. "The future of industrial communication: Automation networks in the era of the internet of things and industry 4.0." IEEE industrial electronics magazine 11.1 (2017): 17-27.

Xiao, R.; Chen, C. Gate-level circuit reliability analysis: A survey. VLSI Design, v.2014, 2014.