Arquitetura de Memória Cache Reconfigurável
Resumo
Neste artigo apresentamos uma arquitetura de memória cache reconfigurável. Além disso, apresentamos a taxa de acerto de algumas cargas de trabalho reais do SPEC 2000 CPF representadas por traces obtidos do BYU Trace Distribution Center executadas em nossa arquitetura e nas organizações tradicionais de cache. Com a análise dos resultados destes experimentos, foi possível concluir que com o mesmo número de comparadores, a cache reconfigurável possui uma taxa de acerto superior a uma cache fixa, na maioria dos casos. Nossa principal contribuição é a proposta de uma arquitetura de memória cache reconfigurável capaz de se adaptar às diferentes cargas de trabalho e a análise de seu comportamento.
Referências
Patterson, D. A., Hennessy, J. L. Organização e Projeto de Computadores - A Interface Hardware/Software, 3a Edição, Editora Campus, 2005.
Smith, A. J. Cache Memories, ACM Computing Surveys, 14(3):473-530, 1982.
Jain, R. K. The Art of Computer Systems Performance Analysis: Techniques for Experimental Design, Measurement, Simulation and Modeling, John Wiley & Sons, 1991.
Compton, K., Hauck, S. Reconfigurable Computing: A Survey of Systems and Software, ACM Computing Survey, 34(2):171-210, 2002.
Martins, C. A. P. S., Ordonez, E. D., Corrêa, J. B. T., Carvalho, M. B. Computação Reconfigurável: conceitos, tendências e aplicações. In: XXII Jornada de Atualização em Informátcia (JAI), SBC2003, Volume 2, pp.339-388, 2003.
Carvalho, M. B. Proposta e Desenvolvimento de uma Arquitetura de Memória Cache Reconfigurável. Dissertação apresentada ao Programa de Pós Graduação em Engenharia Elétrica da PUC Minas, 2005.
Carvalho, M. B., Martins, C. A. P. S., Arquitetura de Cache com Associatividade Reconfigurável, Workshop em Sistemas Computacionais de Alto Desempenho, 2004.
Carvalho, M. B., Góes, L. F. W. Martins, C. A. P. S., Dynamically Reconfigurable Cache Architecture Using Adaptive Block Allocation Policy. 13th Reconfigurable Architectures Workshop (RAW 2006), IPDPS 2006, 2006.
Lennerstad, H., Lundberg, L. Optimal Worst Case Formulas Comparing Cache Memory Associativity. SIAM Journal on Computing, Volume 30, Issue 3, pp. 872-905, 2000.
Hennessy, J. L., Patterson, D. A. Arquitetura de Computadores: Uma Abordagem Quantitativa, 3 a Edição, Editora Campus, 2003.
Lee, J., Kim, S., Weems, C. Application-Adaptive Intelligent Cache Memory System, ACM Transactions on Embedded Computing Systems, pp. 56-78, 2002.
Ranganathan, P., Adve, S., Jouppi, N.P. Reconfigurable Caches and Their Application to Media Processing, Proceedings of the International Symposium on Computer Architecture, pp. 214-224, 2000.
Kim, H., Somani, A.K.,Tyagi, A. Adaptive Balanced Computing (ABC) Microprocessor using Reconfigurable Functional Caches (RFCs), Proceedings of the 2002 IEEE International Conference on Computer Design: VLSI in Computers and Processors (ICCD'02), 2002.
Tanaka, K., Fukawa, T. Highly Functional Memory Architecture for Large-Scale Data Applications, Proceedings of the IEEE Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA'04), 2004.
Sangireddy, R., Kim, H., Somani, A.K. Low-power high-performance reconfigurable computing cache architectures, IEEE Transactions on Computers, Volume 53, Issue 10, pp. 1274-1290, 2004.
Kim, C. H., Kim, J., Mukhopadhyay, S., Roy, K. A Forward Body-Biased Low-Leakage SRAM Cache: Device, Circuit and Architecture Considerations, IEEE Transactions on Very Large Scale Integration Systems, 2005.
Zhang, C., Vahid, F., Lysecky, R. A Self-Tuning Cache Architecture for Embedded Systems, Special Issue on Dynamically Adaptable Embedded System, ACM Transactions on Embedded Computing Systems, 2004.
Jouppi, N. P. Improving direct-mapped cache performance by the addition of a small fully associative cache and prefetch buffers, Proceedings of the International Symposium on Computer Architecture, pp. 364-373, 1990.
Batson, B., Vijaykumar, T. N. Reactive-associative caches, Proceedings of IEEE International Conference on Parallel Architectures and Compilation Techniques, pp. 49-60, 2001.
BYU Trace Distribution Center. Disponível em: http://tds.cs.byu.edu/tds/, 2001.
Smith, A. J. Cache Memories, ACM Computing Surveys, 14(3):473-530, 1982.
Jain, R. K. The Art of Computer Systems Performance Analysis: Techniques for Experimental Design, Measurement, Simulation and Modeling, John Wiley & Sons, 1991.
Compton, K., Hauck, S. Reconfigurable Computing: A Survey of Systems and Software, ACM Computing Survey, 34(2):171-210, 2002.
Martins, C. A. P. S., Ordonez, E. D., Corrêa, J. B. T., Carvalho, M. B. Computação Reconfigurável: conceitos, tendências e aplicações. In: XXII Jornada de Atualização em Informátcia (JAI), SBC2003, Volume 2, pp.339-388, 2003.
Carvalho, M. B. Proposta e Desenvolvimento de uma Arquitetura de Memória Cache Reconfigurável. Dissertação apresentada ao Programa de Pós Graduação em Engenharia Elétrica da PUC Minas, 2005.
Carvalho, M. B., Martins, C. A. P. S., Arquitetura de Cache com Associatividade Reconfigurável, Workshop em Sistemas Computacionais de Alto Desempenho, 2004.
Carvalho, M. B., Góes, L. F. W. Martins, C. A. P. S., Dynamically Reconfigurable Cache Architecture Using Adaptive Block Allocation Policy. 13th Reconfigurable Architectures Workshop (RAW 2006), IPDPS 2006, 2006.
Lennerstad, H., Lundberg, L. Optimal Worst Case Formulas Comparing Cache Memory Associativity. SIAM Journal on Computing, Volume 30, Issue 3, pp. 872-905, 2000.
Hennessy, J. L., Patterson, D. A. Arquitetura de Computadores: Uma Abordagem Quantitativa, 3 a Edição, Editora Campus, 2003.
Lee, J., Kim, S., Weems, C. Application-Adaptive Intelligent Cache Memory System, ACM Transactions on Embedded Computing Systems, pp. 56-78, 2002.
Ranganathan, P., Adve, S., Jouppi, N.P. Reconfigurable Caches and Their Application to Media Processing, Proceedings of the International Symposium on Computer Architecture, pp. 214-224, 2000.
Kim, H., Somani, A.K.,Tyagi, A. Adaptive Balanced Computing (ABC) Microprocessor using Reconfigurable Functional Caches (RFCs), Proceedings of the 2002 IEEE International Conference on Computer Design: VLSI in Computers and Processors (ICCD'02), 2002.
Tanaka, K., Fukawa, T. Highly Functional Memory Architecture for Large-Scale Data Applications, Proceedings of the IEEE Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA'04), 2004.
Sangireddy, R., Kim, H., Somani, A.K. Low-power high-performance reconfigurable computing cache architectures, IEEE Transactions on Computers, Volume 53, Issue 10, pp. 1274-1290, 2004.
Kim, C. H., Kim, J., Mukhopadhyay, S., Roy, K. A Forward Body-Biased Low-Leakage SRAM Cache: Device, Circuit and Architecture Considerations, IEEE Transactions on Very Large Scale Integration Systems, 2005.
Zhang, C., Vahid, F., Lysecky, R. A Self-Tuning Cache Architecture for Embedded Systems, Special Issue on Dynamically Adaptable Embedded System, ACM Transactions on Embedded Computing Systems, 2004.
Jouppi, N. P. Improving direct-mapped cache performance by the addition of a small fully associative cache and prefetch buffers, Proceedings of the International Symposium on Computer Architecture, pp. 364-373, 1990.
Batson, B., Vijaykumar, T. N. Reactive-associative caches, Proceedings of IEEE International Conference on Parallel Architectures and Compilation Techniques, pp. 49-60, 2001.
BYU Trace Distribution Center. Disponível em: http://tds.cs.byu.edu/tds/, 2001.
Publicado
17/10/2006
Como Citar
CARVALHO, Milene B.; MARTINS, Carlos A. P. S..
Arquitetura de Memória Cache Reconfigurável. In: SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 7. , 2006, Ouro Preto.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2006
.
p. 136-143.
DOI: https://doi.org/10.5753/wscad.2006.18957.
