Projeto e Implementação de Decodificadores de Código em Plataformas FPGA
Resumo
Esse artigo apresenta o projeto, implementação e caracterização de decodificadores de instruções sobre um processador que explora paralelismo em nível de instrução. O hardware projetado e implementado neste trabalho decodifica instruções previamente codificadas usando a técnica PBIW (Pattern Based Instruction Word). PBIW é uma técnica de codificação de instruções que não é dependente de um conjunto específico de instruções. O projeto e a implementação do decodificador de instruções PBIW possibilita avaliar os impactos reais da adoção de uma técnica de decodificação sobre o hardware do processador. Especificamente, os experimentos e resultados obtidos com o hardware decodificador revelam alternativas para minimizar o consumo de potência e a área ocupada pelo processador.Referências
ALTERA (2012a). PowerPlay Power Analysis. Altera Corporation.
ALTERA (2012b). The Quartus II TimeQuest Timing Analyzer. Altera Corporation.
Araujo, G., Centoducatte, P., Cortes, M., and Pannain, R. (1998). Code Compression Based on Operand Factorization. In Proceedings of the MICRO, pages 194–201. IEEE Computer Society.
Chakrapani, L. N., Gyllenhaal, J., Mei, W., Hwu, W., Mahlke, S. A., Palem, K. V., and Rabbah, R. M. (2004). Trimaran An Infrastructure for Research in Instruction-Level Parallelism. Lecture Notes in Computer Science, 3602:32–41.
Ecco, L. L., Lopes, B. C., Xavier, E. C., Pannain, R., Centoducatte, P., and de Azevedo, R. J. (2009). Sparc16: A new compression approach for the sparc architecture. In Proceedings of the SBAC-PAD, pages 169–176, Washington, DC, USA. IEEE Computer Society.
Ernst, J., Evans, W., Fraser, C. W., Lucco, S., and Proebsting, T. A. (1997). Code compression. In Proceedings of the PLDI, pages 358–365. ACM.
Fisher, J. A., Faraboschi, P., and Young, C. (2005). Embedded Computing: A VLIW Approach to Architecture, Compilers and Tools. Elsevier.
Hewlett-Packard Laboratories (2012). VEX Toolchain. http://www.hpl.hp.com/downloads/vex/.
Holdings, A. (2005-2007). ARM1156T2-S Technical Reference Manual. Technical report. pp. 35-36.
Kissell, K. D. (1997). Mips16: High-density MIPS for the embedded market. Real Time Systems.
Marks, R., Santos, R. F., Araujo, F., Yonehara, F., and Santos, R. (2012). Design and Implementation of the Pbiw Instruction Decoder in a Softcore Embedded Processor. In 13th Simpósio em Sistemas Computacionais de Alto Desempenho(WSCAD-SSC), pages 110–117. IEEE.
Marks, R. A. (2012). Infraestrutura para Codicação de Instruções Baseada em Fatoração de Padrões. Master’s thesis, Universidade Federal do Mato Grosso do Sul.
Santos, R., Batistella, R., and Azevedo, R. (2009). A pattern based instruction encoding technique for high performance architectures. International Journal on High Performance Systems and Architecture, 2:71–80.
van As, T., Wong, S., and Brown, G. (2008). -VEX: A Recongurable and Extensible VLIW Processor. In Proceedings of the FPT. IEEE.
ALTERA (2012b). The Quartus II TimeQuest Timing Analyzer. Altera Corporation.
Araujo, G., Centoducatte, P., Cortes, M., and Pannain, R. (1998). Code Compression Based on Operand Factorization. In Proceedings of the MICRO, pages 194–201. IEEE Computer Society.
Chakrapani, L. N., Gyllenhaal, J., Mei, W., Hwu, W., Mahlke, S. A., Palem, K. V., and Rabbah, R. M. (2004). Trimaran An Infrastructure for Research in Instruction-Level Parallelism. Lecture Notes in Computer Science, 3602:32–41.
Ecco, L. L., Lopes, B. C., Xavier, E. C., Pannain, R., Centoducatte, P., and de Azevedo, R. J. (2009). Sparc16: A new compression approach for the sparc architecture. In Proceedings of the SBAC-PAD, pages 169–176, Washington, DC, USA. IEEE Computer Society.
Ernst, J., Evans, W., Fraser, C. W., Lucco, S., and Proebsting, T. A. (1997). Code compression. In Proceedings of the PLDI, pages 358–365. ACM.
Fisher, J. A., Faraboschi, P., and Young, C. (2005). Embedded Computing: A VLIW Approach to Architecture, Compilers and Tools. Elsevier.
Hewlett-Packard Laboratories (2012). VEX Toolchain. http://www.hpl.hp.com/downloads/vex/.
Holdings, A. (2005-2007). ARM1156T2-S Technical Reference Manual. Technical report. pp. 35-36.
Kissell, K. D. (1997). Mips16: High-density MIPS for the embedded market. Real Time Systems.
Marks, R., Santos, R. F., Araujo, F., Yonehara, F., and Santos, R. (2012). Design and Implementation of the Pbiw Instruction Decoder in a Softcore Embedded Processor. In 13th Simpósio em Sistemas Computacionais de Alto Desempenho(WSCAD-SSC), pages 110–117. IEEE.
Marks, R. A. (2012). Infraestrutura para Codicação de Instruções Baseada em Fatoração de Padrões. Master’s thesis, Universidade Federal do Mato Grosso do Sul.
Santos, R., Batistella, R., and Azevedo, R. (2009). A pattern based instruction encoding technique for high performance architectures. International Journal on High Performance Systems and Architecture, 2:71–80.
van As, T., Wong, S., and Brown, G. (2008). -VEX: A Recongurable and Extensible VLIW Processor. In Proceedings of the FPT. IEEE.
Publicado
23/07/2013
Como Citar
ARAÚJO, Felipe de Oliveira de; SANTOS, Ricardo Ribeiro dos.
Projeto e Implementação de Decodificadores de Código em Plataformas FPGA. In: CONCURSO DE TRABALHOS DE INICIAÇÃO CIENTÍFICA DA SBC (CTIC-SBC), 32. , 2013, Maceió.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2013
.
p. 161-170.
